Если у вас возникли сложности с курсовой, контрольной, дипломной, рефератом, отчетом по практике, научно-исследовательской и любой другой работой - мы готовы помочь.
Предоплата всего
Подписываем
МИНОБРНАУКИ РФ
ГОСУДАРСТВЕННОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ПРОФЕССИОНАЛЬНОГО ОБРАЗОВАНИЯ
“МОСКОВСКИЙ ГОСУДАРСТВЕННЫЙ УНИВЕРСИТЕТ
ПРИБОРОСТРОЕНИЯ И ИНФОРМАТИКИ”
Кафедра : «Технологической информатика и технология машиностроения»
Домашняя работа по дисциплине :
«Цифровые устройства»
на тему: «Проектирование цифровых устройств»
Выполнил:
Студент: Касицин С. А.
Группа: ТИ-1
Специальность:220301
Преподаватель: Курнасов Е. В.
Москва 2012 г.
Задание на курсовой проект
1. Исходные данные для проектирования:
Логическая функция: f=V(X101X011X0001001)
Делитель частоты: К= 1653
Циклограмма : Тц = 20 , =1- 9, =7- 13, =12 - 18, =14- 20;
2. Перечень графического материала:
1) Логическая функция на любых микросхемах серии К555;
2) Логическая функция на микросхемах серии К555ЛА3;
3) Печатная плата;
4)Логическая функция на дешифраторе;
5) Логическая функция на мультиплексоре;
6) Делитель частоты;
7) Циклограмма.
Содержание
Введение
1.Проектирование логической функции
1.1Проектирование логической функции с использованием логических интегральных микросхем
1.1.1Минимизация логической функции
1.1.2 Проектирование логической функции с использованием любых микросхем серии К155
1.1.3 Проектирование логической функции с использованием микросхем К155ЛА3
1.2 Проектирование логической функции с использованием дешифратора К155ИД3
1.3Проектирование логической функции с использованием мультиплексора К155КП7
2.Проектирование делителя частоты на микросхемах К155ИЕ7
2.1 Методика проектирования делителя частоты на микросхемах К155ИЕ7
2.2 Проектирование делителя частоты на микросхемах К155ИЕ6
2.3 Методика проетирования делителя частоты на микросхемах К155ИЕ6
3.Проектирование системы управления по циклограмме
1.Введение
Целью данной работы, является демонстрация навыков, проектирования цифровых схем и устройств, на микросхемах серии К155.
Понимание внутренней логики микросхемы особенно важно именно для специалистов по автоматике и промышленной электронике , поскольку цифровые микросхемы изначально создавались для выполнения строго определённых функций в составе ЭВМ. В условиях автоматики и радиотехники они часто выполняют функции , не запланированные в своё время их разработчиками и грамотное использование микросхем в этих случаях прямо зависит от понимания логики их работы . Хорошее знание тонкостей функционирования схем узлов становится жизненно необходимым при поиске неисправностей , когда нужно определить , имеется ли неисправность в данном узле или же на его вход поступают комбинации сигналов , на которые схема узла не рассчитана .
Цифровая техника - самое перспективное направление в современной электронике. Без нее немыслимы дальнейший научно-технический прогресс.
В основу описания и логики действия цифровых микросхем положена двоичная система счисления, состоящая всего из двух цифр - единицы (1) и нуля (0). Отсюда и обобщенное название логических элементов, интегральных микросхем и создаваемых на их базе всевозможных приборов и устройств - цифровые.
Относительно электрических сигналов, несущих ту или иную цифровую информацию, двоичная система счисления также соответствует двум состояниям или двум условным электрическим уровням: высокому, т. е. более положительному, и низкому - менее положительному, нулевому и даже отрицательному напряжению.
Целью этой курсовой работы является проектирование логической функции, с помощью различных микросхем серии К555.
Разработка любого цифрового устройства сопровождается, как правило, физическим или математическим моделированием. Физическое моделирование связано с большими материальными затратами, поскольку требуется изготовление макетов и их исследование, которое может быть весьма трудоемким. Поэтому часто применяют математическое моделирование с использованием средств и методов вычислительной техники. Одними из таких программ являются электронные системы моделирования Microlab. В данном курсовом проекте будет выполнено математическое моделирование логической функции, графическая часть будет выполнена с использованием ПО Microlab.
2. Проектирование логической функции
Термин “логическое проектирование” охватывает целый комплекс проблем, возникающих на одной из ранних стадий создания цифрового автомата. Одним из этапов логического проектирования является синтез его так называемых комбинационных устройств, который заключается в определении таких способов соединения некоторых простейших схем, называемых логическими элементами, при которых построенное устройство реализует поставленную задачу по преобразованию входной двоичной информации. В частности логическими элементами являются инвертор, конъюнктор и дизъюнктор. Поскольку эти элементы образуют функционально полный набор, то с их помощью можно построить комбинационное устройство (то есть устройство не обладающее памятью, в котором выходной сигнал в любой момент времени определяется только комбинацией входных сигналов), реализующее любой наперёд заданный закон преобразования двоичной информации .
Обычно логическое проектирование выполняется в следующей последовательности:
1) составление таблицы истинности синтезируемого узла согласно его определению, назначению и (словесному) описанию принципа работы;
2) составление математической формулы для логической функции, описывающей работу синтезирующего узла, согласно имеющейся таблице истинности ;
3) анализ полученной функции с целью построения различных вариантов её математического выражения (на основании законов булевой алгебры) и нахождения наилучшего из них в соответствии с тем или иным критерием;
4) составление функциональной (логической) схемы узла из заранее заданного набора логических элементов .
Логическая функция – это выражение, состоящее из логических переменных, связанных между собой с помощью операций алгебры логики. Переменные могут принимать два конечных значения: 0 или 1. Количество значений - 2n. В нашем случае количество переменных n=4, следовательно, количество значений 24 =16.
Составим таблицу истинности, которая будет состоять из комбинации значений аргументов Х4, Х3, Х2, Х1 и функции F(последний столбец)- это функция заданная в варианте домашней работы на основе которой будет проходить дальнейшее проектирование.
Таблица 1
Таблица истинности по заданной логической функции
|
№ |
Х4 |
Х3 |
Х2 |
Х1 |
F |
|
0 |
0 |
0 |
0 |
0 |
X |
|
1 |
0 |
0 |
0 |
1 |
1 |
|
2 |
0 |
0 |
1 |
0 |
0 |
|
3 |
0 |
0 |
1 |
1 |
1 |
|
4 |
0 |
1 |
0 |
0 |
X |
|
5 |
0 |
1 |
0 |
1 |
0 |
|
6 |
0 |
1 |
1 |
0 |
1 |
|
7 |
0 |
1 |
1 |
1 |
1 |
|
8 |
1 |
0 |
0 |
0 |
X |
|
9 |
1 |
0 |
0 |
1 |
0 |
|
10 |
1 |
0 |
1 |
0 |
0 |
|
11 |
1 |
0 |
1 |
1 |
0 |
|
12 |
1 |
1 |
0 |
0 |
1 |
|
13 |
1 |
1 |
0 |
1 |
0 |
|
14 |
1 |
1 |
1 |
0 |
0 |
|
15 |
1 |
1 |
1 |
1 |
1 |
Исходя из таблицы истинности логическая функция выглядит,
следующим образом (записываем те наборы, в которых F=1)
Каждый из входных наборов, на которых функция принимает значения 1, представить в виде элементарного произведения (конъюнкции), причем если переменная равна 0, то она входит в конъюнкцию с инверсией, а если 1 - то без инверсии.
Функция (1)
2.1Проектирование логической функции с использованием логических интегральных микросхем
Интегральная микросхема – микроэлектронное устройство , электронная схема произвольной сложности , изготовленная на полупроводниковом кристалле (пленке) и помещённая в неразборный корпус или без такового , в случае вхождения в состав микросборки . Для проектирования логической функции необходимо составить таблицу истинности для данной функции . Затем нужно выписать уравнение функции , соответствующее таблице истинности и посмотреть , сколько интегральных микросхем понадобится для реализации этой функции . Самые распространенные логические элементы , которые широко используются радиолюбителями – И ( & ) , ИЛИ , НЕ позволяют реализовать любую сколь угодно сложную логическую функцию .
Определения:
1) Инвертор – Логическое отрицание (инверсия) унарная операция над суждениями, результатом которой является суждение (в известном смысле) «противоположное» исходному.
2) Конъюктор – Конъюнкция - логическая операция, по своему применению максимально приближённая к союзу "и". Синонимы: логи́ческое "И", логи́ческое умноже́ние, иногда просто "И".
3) Дизъюнктор – Дизъю́нкция -, логи́ческое сложе́ние, логи́ческое ИЛИ, включа́ющее ИЛИ; иногда просто ИЛИ — логическая операция, по своему применению максимально приближённая к союзу «или» в смысле «или то, или это, или оба сразу»
Для получения функции (1) мы рассматривали только те значения при которых выходной сигнал F был равен 1.
Далее мы смотрим непосредственно на значения самих сигналов X в слечае если их значени равно 1 мы записывали их в первоначальном виде, если же сигнал равен 0 над ним следует поставить знак инверсии.
2.1.1Минимизация логической функции
Преобразование логических функций с целью упрощения их аналитического представления называются минимизацией.
Минимизацию логической функции можно проводить двумя методами: аналитическим и графическим. Аналитический метод весьма трудоемок, графический – наиболее нагляден и прост в усвоении.
Минимизация по картам Карно. Составляется матрица в виде прямоугольника, состоящая из квадратов. Каждый из квадратов отображает набор переменных, отличный от других. Количество клеток в матрице равно 2n, где n – число переменных.
1 этап минимизации – выделение из общего числа клеток матрицы подкубов – объединений клеток с одинаковым значением выхода. При выделении подкубов руководствуются след. правилами:
1) Клетка матрицы с один. значением выхода должна быть включена хотя бы в один подкуб (Число подкубов может равняться 2n следовательно один, два, четыре, восемь и шестнадцать).
2) Подкуб должен объединять как можно большее число клеток матрицы.
3) Одна и та же клетка матрицы может быть включена в разные подкубы.
4) размеры матрицы подкубов могут быть увеличены за счет включения в них Х.
5)Число подкубов должно быть минимальным.
2 этап – полученные по всем подкубам произведения суммируются, образуя структурную формулу.
Составим Карту Карно для данной функции :
|
X2 X1 X3X4 |
00 |
01 |
11 |
10 |
|
00 |
0 X |
1 1 |
3 1 |
2 0 |
|
01 |
4 X |
5 0 |
7 1 |
6 1 |
|
11 |
12 1 |
13 0 |
15 1 |
14 0 |
|
10 |
8 X |
9 0 |
11 0 |
10 0 |
Рис. 1 Карта Карно.
Составим уравнение для данной функции:
(2)
2.1.2 Проектирование логической функции с использованием любых микросхем серии К155
Микросхемы серий К155, КМ155 построены на основе транзисторно-транзисторной логики (ТТЛ) и являются самой полной серией ТТЛ-микросхем, включающей как микросхемы стандартной логики (логические элементы НЕ, И-НЕ, ИЛИ-НЕ, ИЛИ, И), так и триггеры, регистры, счетчики, одновибраторы.
Все микросхемы серии питаются напряжением питания +5,0 В и работают в диапазоне температур от -10 до +70° C, импортный аналог - серия SN74. Для работы в более тяжелых условиях разработана параллельная серия КМ155 с диапазоном рабочих температур от -45 до +85° C.
Спроектируем функцию (2) использую все любые схемы серии К155.
Рис. 2 Схема СУ на микросхемах серии К155
Для реализации начальной функции потребовалось 13 микросхем.
2.1.3 Проектирование логической функции с использованием микросхем К155ЛА3
Микросхема представляет собой четыре логических элемента 2И-НЕ. Корпус К155ЛА3 типа 201.14-1, масса не более 1 г и у КМ155ЛА3 типа 201.14-8, масса не более 2,2 г.
Условное графическое обозначение
1,2,4,5,9,10,12,13-входы X1-X8;
3 - выход Y1;
6 - выход Y2;
7 - общий;
8 - выход Y3;
11 - выход Y4;
14 - напряжение питания;
Проанализируем функцию (2):
Используя теорему Де Моргана , произведем замену :
Получим выражение вида:
Произведем логическое упрощение по правилам Де Моргана :
Рис. 3 Схема СУ на микросхемах К155ЛА3
Для реализации платы на схемах К155ЛА3 потребовалось 21 микросхем.
Печатная плата
Печатная плата-пластина, выполненная из диэлектрика, на которой сформирован хотя бы один проводящий рисунок. Печатная плата предназначена для механического закрепления и электрического соединения различных электронных компонентов.
Проектируем печатную плату для К555ЛА3, она представлена на рис. 4
Рис.4 Печатная плата
2.2 Проектирование логической функции с использованием дешифратора К155ИД3
Дешифратор – это устройство, преобразующее входной натуральный двоичный код в унитарный. Содержит n информационных входов и 2n информационных выходов. На входы дешифратора подаются импульсы с задающего устройства. На выходах, где необходимо иметь единичный сигнал выводятся провода на устройство типа ЛА.
Так же дешифратор позволяет преобразовать четырехразрядный код, поступающий на входы А0-А3 в напряжение низкого логического уровня, появляющееся на одном из шестнадцати выходов 0-15. Дешифратор имеет два входа разрешения дешифрации Е0 и Е1. Эти входы можно использовать как логические, когда дешифратор ИД3 служит демультиплексором данных. Тогда входы А0-А3, используются как адресные, чтобы направить поток данных, принимаемых входами Е0 или Е1, на один из выходов 0-15. На второй, не используемый в этом включении вход Е, следует подать напряжение низкого уровня.
Моделирование схемы логической функции на дешифраторе показано
на рис. 5.
Рис. 5 Схема СУ с использованием дешифратора К155ИД3
2.3Проектирование логической функции с использованием мультиплексора К155КП7
Мультиплексор К155КП7 имеет восемь информационных входов D0 - D7, три адресных входа 1, 2, 4 .У микросхемы один выход - инверсный. Если на входе стробирования лог. 1, на прямом выходе 0 независимо от сигналов на других входах. Если на входе стробирования лог. 0, сигнал на прямом выходе повторяет сигнал на том входе, номер которого совпадает с десятичным эквивалентом кода на входах 1,2,4 мультиплексора. На инверсном выходе сигнал всегда противофазен сигналу на прямом выходе.
Таблица истинности для проектирования с помощью мультиплексора
|
X4 |
X3 |
X2 |
X1 |
F |
№D |
Вход |
|
0 |
0 |
0 |
0 |
X |
D0 |
|
|
0 |
0 |
0 |
1 |
1 |
||
|
0 |
0 |
1 |
0 |
0 |
D1 |
|
|
0 |
0 |
1 |
1 |
1 |
||
|
0 |
1 |
0 |
0 |
X |
D2 |
|
|
0 |
1 |
0 |
1 |
0 |
||
|
0 |
1 |
1 |
0 |
1 |
D3 |
1 |
|
0 |
1 |
1 |
1 |
1 |
||
|
1 |
0 |
0 |
0 |
X |
D4 |
|
|
1 |
0 |
0 |
1 |
0 |
||
|
1 |
0 |
1 |
0 |
0 |
D5 |
0 |
|
1 |
0 |
1 |
1 |
0 |
||
|
1 |
1 |
0 |
0 |
1 |
D6 |
|
|
1 |
1 |
0 |
1 |
0 |
||
|
1 |
1 |
1 |
0 |
0 |
D7 |
|
|
1 |
1 |
1 |
1 |
1 |
Условное графическое обозначение
Таблица 2
1 - вход X5;
2 - вход X4;
3 - вход X3;
4 - вход X2;
5 - вход X1;
6 - выход Y;
7 - общий;
8 - вход X11;
9 - вход X10;
10 - вход X9;
11 - вход X8;
12 - вход X7;
13 - вход X6;
14 - напряжение питания;
Реализация схемы с использование мультиплексора К555КП7:
Рис. 6 Схема СУ с использованием мультеплексора К555КП7
3. Проектирование делителя частоты на микросхемах К155ИЕ7
Микросхемы представляет собой четырехразрядный двоичный реверсивный счетчик. Содержит 276 интегральных элементов. Корпус К155ИЕ7 типа 238.16-2
Условное графическое обозначение
1 - вход информационный D2;
2 - выход второго разряда Q2;
3 - выход первого разряда Q1;
4 - вход "обратный счет";
5 - вход "прямой счет";
6 - выход третьего разряда Q3;
7 - выход четвертого разряда Q4;
8 - общий;
9 - вход информационный D8;
10 - вход информационный D4;
11 - вход предварительной записи;
12 - выход "прямой перенос";
13 - выход "обратный перенос";
14 - вход установки "0" R;
15 - вход информационный D1;
16 - напряжение питания;
3.1 Методика проектирования на микросхемах серии К155ИЕ7
Согласно исходным данным K=1653 , произведём выше описанные операции :
m=4096-1653=2443
Для реализации схемы нам понадобится 3 счётчика:
Рис. 7 Схема СУ на микросхемах серии К155ИЕ6
3.2 Проектирование делителя частоты на микросхемах К155ИЕ6
Микросхемы представляет собой двоично-десятичный реверсивный счетчик. Содержит 268 интегральных элементов. Корпус К155ИЕ6 типа 238.16-1
Условное графическое обозначение
1 - вход информационный D2;
2 - выход второго разряда Q2;
3 - выход первого разряда Q1;
4 - вход "обратный счет";
5 - вход "прямой счет";
6 - выход третьего разряда Q3;
7 - выход четвертого разряда Q4;
8 - общий;
9 - вход информационный D8;
10 - вход информационный D4;
11 - вход предварительной записи;
12 - выход "прямой перенос";
13 - выход "обратный перенос";
14 - вход установки "0" R;
15 - вход информационный D1;
16 - напряжение питания;
3.3 Методика проектирования на микросхемах серии К155ИЕ6
Методика проектирования на К155ИЕ6 аналогична проектирования на К155ИЕ7
Определяем кол-во счётчиков и число m:
Согласно исходным данным K=3872 определяем:
m=10000-1653=8347
Для реализации понадобится 4 счётчика:
Рис. 8 Схема СУ на микросхемах серии К155ИЕ7
Задана циклограмма Тц = 20, =1- 9, =7- 13, =12 - 18, =14- 20; она представленна на рис.9, реализуем её в ПО Autocad. Составляем функциональную систему управления с использованием двоично–десятичных счетчиков, дешифраторов и логических элементов.
Общее время цикла – 20 сек. Время каждого цикла :
=1-9с
=7-13с
=12-18с
=14-20с
Отобразим время каждого цикла на графике:
Рис.9 Циклограмма системы управления
Структурная схема такой системы управления показана ниже.
Коэффициент делителя частоты зависит от частоты кварцевого генератора. На его выходе частота должна быть равна 1Гц.
Выходы счетчика подключаются к дешифратору, а заданная циклограмма реализуется на выходе RS триггеров, подключенных к соответствующим выходам дешифратора (рис. 10)
Рис. 10 Схема СУ с использованием циклограммы