Если у вас возникли сложности с курсовой, контрольной, дипломной, рефератом, отчетом по практике, научно-исследовательской и любой другой работой - мы готовы помочь.
Предоплата всего
Подписываем
Ивановский государственный энергетический университет
Кафедра Электропривод и автоматизация промышленных установок
Электронный конспект лекций
ОСНОВНЫЕ РАЗДЕЛЫ СОВРЕМЕННОЙ ТЕОРИИ АВТОМАТИЧЕСКОГО УПРАВЛЕНИЯ
Автор: КОЛГАНОВ Алексей Руфимович, доктор технических наук, профессор кафедры «Электропривод и автоматизация промышленных установок»
Тел. (0932) 385795, (0932) 419063
klgn@drive.ispu.ru
klgn@indi.ru
До пятидесятых годов ХХ века классической теорией автоматического регулирования (ТАР) было принято называть базирующуюся на рассмотрении линейных дифференциальных уравнений теорию устойчивости и качества процессов в системе объект - регулятор. Основы этой теории были заложены И.А. Вышнеградским и Дж. Максвеллом. По существу она тесно соприкасалась с теорией устойчивости «в малом» А.М. Ляпунова, но имела ярко выраженную инженерную направленность.
Под влиянием потребностей автоматизации управления технологическими процессами и движущимися объектами в сороковых и пятидесятых годах прошлого века интенсивно развивалась теория автоматического управления (ТАУ). Она впитала существующие в то время методы теории связи теории колебаний и создала собственные методы анализа и синтеза систем с обратной связью. Эта прикладная теория автоматического управления именовалась в то время современной. Получив во многом завершенные формы, она составила предмет учебных дисциплин технических вузов, многочисленных учебников и учебных пособий. До настоящего времени она является основным инструментом предварительного анализа и синтеза локальных систем стабилизации на стадии их проектирования.
В рамках этой инженерной теории использовались методы, основанные на частотном анализе, алгебре передаточных функций, преобразовании Лапласа. Задача управления технологическими процессами и движущимися объектами решалась в «малом».
Таким образом, предметом этой теории для сложных объектов являлось решения множества частных задач на каждом этапе или режиме технологического процесса и движущегося объекта. Увязка всех этих частных задач для достижения конечной цели управления производилась на стадии проектирования системы на основе априорной информации с помощью методов, внешних по отношению к данной теории.
В конце пятидесятых - начале шестидесятых годов, когда Л.С. Понтрягиным была создана математическая теория оптимальных процессов, Р. Беллман предложил метод динамического программирования, а Р. Калман разработал общую теорию фильтрации и управления, были заложены основы современной теории автоматического управления. (СТАУ)
Основным характерными признаками СТАУ является описание процессов в пространстве состояний и применения для решения задач анализа и синтеза систем методов пространства состояний.
В курсе лекций, который перед Вами, мы представим:
Курс имеет целью изучение современных методов теории пространства состояния для решения задач анализа и синтеза систем автоматического управления.
Полученные в курсе сведения используются в дальнейшем при изучении практически всех профилирующих дисциплин специальности, выполнении курсовых и дипломных проектов.
Основной задачами курса являются:
а) высшая математика - дифференциальное, интегральное и операционное исчисление, матрицы, функции от матриц, матричная алгебра, теория дифференциальных уравнений.
б) теория автоматического управления (классическая) - принципы построения и элементный состав систем автоматического управления, преобразование Лапласа, передаточные функции, графы и структурные схемы.
в) теоретические основы электротехники - математическое описание электрических цепей, переходные процессы в линейных и нелинейных цепях.
Материал электронного курса «Основные разделы современной теории автоматического управления» посвящен теоретическим и практическим вопросам изучения и применения методов пространства состояния для конструирования и изучения систем автоматического управления динамическими объектами на уровне их векторно-матричных моделей в непрерывном и дискретном времени.
Теоретическая часть курса дает представление о методах и алгоритмах анализа и синтеза систем управления с использованием современной теории пространства состояния.
Изучение практических вопросов предлагаемого материала позволяет сформировать начальные навыки по построению и использованию векторно-матричных моделей электромеханических систем в задачах автоматического управления. Этот материал в первую очередь ориентирован на использования компьютерного комплекса функционального проектирования систем управления динамическими объектами FuncPro 1.0 [6]. Приведенные здесь схемы моделей созданы и апробированы в среде этого комплекса.
Программное обеспечение компьютерного комплекса FuncPro 1.0, электронное руководство по его применению, практическое пособие [6] могут быть поставлены Вам при дополнительном обращении.
Курс лекций
Составил: к.т.н., доцент Тихонов А.И.
2002г.
Цель курса состоит в изучении принципов автоматического управления, типов систем автоматического управления, используемых в технике, математического аппарата исследования линейных САУ, основных элементов и характеристик САУ, методов анализа САУ на устойчивость и качество управления, способов корректировки свойств линейных САУ.
Данный курс предназначен для студентов, обучающихся по специальности "Электромеханика", для которых ТАУ не является профилирующим предметом. Поэтому особое внимание уделено принципам анализа дифференциальных уравнений, описывающих переходные процессы в любых технических системах, в том числе и в электрических машинах. В то же время студенты знакомятся с основными положениями науки, изучающей принципы использования электрических машин в регулируемых приводах.
Курс составлен доцентом кафедры электромеханики ИГЭУ, к.т.н. Тихоновым А.И.
Литература, рекомендуемая для изучения:
Список понятий, знание которых необходимо на момент начала изучения курса
Введение
Целью настоящего курса является изучение принципов строения и функционирования основных (но не всех) аппаратных компонентов, называемого компьютером. Классическая структура ЭВМ может быть синтезирована на основе общеизвестных принципов реализации технологического процесса обработки информации. Для конкретизации этих принципов достаточно вспомнить как проводятся вычисления с помощью простейшей счетной машины (калькулятор, счеты, арифмометр и т.д.)
В процессе вычисления с листа программы переносятся в регистр счетной машины данные и после выполнения программы результаты записываются на лист. Лист бумаги хранит программу вычисления, исходные данные и промежуточные результаты. Человек управляет процессом.
Принципиальный эффект будет достигнут, если к электронному быстродействующему электрическому устройству добавить быстродействующую память, а также быстродействующее управляющее устройство, производящее необходимое для реализации программного обеспечения обмен числами между памятью и арифметическим устройством и включающее последнее для выполнения нужной операции. Если добавить к перечисленному комплексу аппаратуры средства связи с внешней средой, т.е. устройства для ввода в память программы данных, а также устройство вывода результата, то получится классическая структура ЭВМ.
УВВ - устройство вв/выв
АЛУ - арифметико-логическое устройство
Изложенное позволяет сформулировать и основной принцип работы ЭВМ. За счет чего выполняется каждое элементарное действие, выполняемое этой структурой? За счет того, что устройство управления инициирует процесс чтения из памяти очередной команды программы, расшифровывая ее и на основании этого подключает необходимые для ее выполнения цепи и устройства, после чего цикл повторяется для выполнения следующей команды. Таким образом все действия ЭВМ выполняются под управлением программы, хранящейся в памяти. В связи с этим основным принципом работы с ЭВМ является принцип программного управления.
Описанный принцип работы и структуры ЭВМ - это классическая организации вычислительной системы, известная под названием Неймановская архитектура. Характерным отличием Неймановской архитектуры является то, что для хранения программ и данных используется одно пространство памяти и нет никаких признаков, указывающих на тип информации в ячейке памяти. Содержимое ячейки памяти интерпретируется оператором, в качестве которого в простейшем случае выступает процессор. Процессор выбирает и выполняет команды из памяти последовательно, адрес очередной команды задается так называемым счетчиком команд или программным счетчиком, входящим в состав процессора. Этот принцип исполнения называется последовательной передачей управления.
Неймановская архитектура не единственный вариант построения ЭВМ. Другим типом архитектуры является, например, Гарвардская архитектура, в которой память программ и память данных разделены и имеют собственные адресные пространства и способы доступа к ним. Однако подавляющее большинство современных компьютеров основаны на рассмотренных принципах, включая и сложные многопроцессорные комплексы, которые можно рассматривать как объединение Неймановских машин.
Подсистема вв/выв простейшего представлена набором адресуемых буферных схем и регистров (портов), через которые осуществляется связь с внешними и внутренними аппаратными средствами системы. Подсистема вв/выв обычно использует единый механизм адресации портов, размещаемых в специальном пространстве вв/выв. В некоторых системах для размещения пространства вв/выв используется область в пространстве памяти данных, так называемый совмещенный вв/выв. Организация доступа к портам в таких системах ничем не отличается от процесса записи/считывания данных из ячейки памяти.
В других системах пространство вв/выв размещается в специальном логически изолированном от других пространств данных пространстве., так называемый изолированный вв/выв. В этом случае для доступа к портам необходимы специальные команды вв/выв.
Все сказанное можно представить в виде следующего рисунка:
CSEG - память программ
DSEG - память данных
IOSEG - пространство вв/выв
Современные ЭВМ могут иметь различную архитектуру, но обязательно содержат в своей структуре рассмотренные элементы и используют основной принцип функционирования ЭВМ, дополненный новыми принципами, к которым можно отнести принципы модульности, магистральности и микропрограммируемости.
Модульность - это способ построения компьютера на основе набора модулей. Модулем называется конструктивно и функционально законченный блок в стандартном исполнении.
Магистральность - это способ соединения между различными модулями компьютера, когда входные и выходные устройства модулей соединяются одними и теми же проводами, совокупность которых называется шиной. Магистраль компьютера состоит из нескольких групп шин, разделяемых по функциональному принципу (шина адреса, шина данных, шина управления).
Микропрограммируемость - это способ реализации принципа программного управления. Суть его состоит в том, что принцип программного управления распространяется и на реализацию устройства управления. Другими словами устройство управления строится точно так же как и весь компьютер, только на микро-уровне, т.е. в составе устройства управления имеется своя память, называемая управляющей памятью или памятью микрокоманд, свой "процессор", свое устройство управления и т.д.
Использование рассмотренных принципов и успехи электронной технологии, позволившие объединить в одном устройстве АЛУ и устройство управления и назвать это устройство процессором, привело к видоизмененной структуре ЭВМ.
ВУ - внешние устройства
Детализация этой структуры и является содержанием дисциплины "функциональная организация ЭВМ".
Основным аппаратным и конструктивным модулем аппаратного компьютера является так называемая системная плата, Новыми (но не принципиально новыми) элементами, размещаемыми на ней, являются сопроцессор, КЭШ-память, набор периферийных БИСов (CHIPSET), слоты.
Сопроцессор - вспомогательный процессор, работающий согласованно с центральным процессором и предоставляющий ему дополнительные возможности. Обеспечивает аппаратное выполнение функций, которые иначе пришлось бы организовывать программно. Расширяет систему команд основного ЦПУ.
КЭШ-память - быстродействующая буферная память, заполняемая из основной и используемая для хранения только тех данных, которые могут понадобиться в ближайшее время процессору.
Чипсет - в общем случае набор СБИС одного функционального назначения. В данном случае набор СБИС для обеспечения обмена с периферийными устройствами. Некоторые из этих СБИС часто называют контроллерами или адаптерами.
Слоты - гнезда, подключенные к системной магистрали и предназначенные для установки в них плат или карт расширения. Одни из этих карт имеют вполне конкретное функциональное назначение, например видеокарты, сетевые карты, другие являются многофункциональными, обеспечивая подключение сразу нескольких устройств.
Обобщенную структуру системы размещенную на системной плате можно представить следующим образом:
Рассмотрим коротко работу этой структуры. ЦПУ реализуется в виде микропроцессора. При всей своей суперскалярности, суперконвейеризуемости и спекулятивности (§1.1). Внешне современный процессор реализует упомянутый ранее принцип последовательной передачи управления. Набор или система команд насчитывает несколько сотен команд, а для так называемой потоковой обработки используется принцип SIMD, когда множество комплектов данных обрабатывается одной командой, что реализуется в расширении MMX.
Процессор содержит набор регистров (§1.5.1) часть из которых доступна для хранения операндов, выполнения действий над ними и формирования адресов команд и операндов в памяти. Другая часть регистров используется для служебных целей, доступ к ним может быть ограничен, есть даже программно невидимые регистры.
Память представляет собой иерархическую структуру распределенную по многим компонентам (§3.1). Оперативная память (ОЗУ) самый большой массив ячеек памяти реализуется как правило на микросхемах динамической памяти (§3.3). Для повышения производительности обмена данными ОЗУ кэшируется сверх оперативной памятью (§3.8), реализуемой на основе микросхем статической памяти (§3.2). ПЗУ: кроме оперативной память включает также и постоянную ПЗУ, из которой можно только считывать команды и данные (§3.4). В любом компьютере обязательно есть ПЗУ - так называемый ROM-BIOS, в котором хранится программа начального запуска компьютера и минимально необходимый набор сервисных программ.
Основная память дополняется устройством хранения данных (§5.4). От рассмотренной памяти - внутренняя - устройства хранения отличаются тем, что процессор не имеет непосредственного доступа к данным по адресу. Доступ к данным на устройствах хранения выполняется с помощью специальных программ, обращающихся к контроллерам этих устройств.
Устройства ввода/вывода служат для преобразовании информации из внутреннего представления в компьютере в форму доступную для окружающих (под окружающими понимаются как люди, так и технологическое оборудование, которым управляет компьютер). К устройствам ввода относятся клавиатура, мышь, джойстик, микрофон, сканер, различные датчики (§5.2). К устройствам вывода относятся монитор, принтер, исполнительные механизмы (§5.3).
Устройства хранения относить к устройствам вв/выв не совсем корректно, поскольку в них не происходит преобразование информации ради доступности внешнего мира. Тем не менее устройства хранения и устройства вв/выв можно объединить понятием периферийные устройства.
Существует еще большой класс коммуникационных устройств, предназначенных для передачи информации между компьютерами (§5.5).
Все описанные устройства снабжаются контроллерами или адаптерами, которые доступны процессору, все компоненты компьютера представляются процессору в виде наборов ячеек памяти (§4.1) или портов вв/выв (§4.2). Процессор может адресоваться к ним с точностью до одного байта. Каждая ячейка памяти или порт вв/выв имеют собственный уникальный физический адрес. Этот адрес устанавливается на системной шине процессором, когда он инициирует обращение к данной ячейке или порту.
Пространство памяти и вв/выв не равнозначны не только по объему, но и по способу обращения (§1.5.2). Способов адресации к ячейке памяти множество, в то время как для адресации вв/выв их только два. Чем сложнее программа и больше объем обрабатываемой ими данных, тем больше ее потребность в памяти. Потребности решаемых задач привели к необходимости введения средств виртуальной памяти (§1.5.1.4, §1.5.1.6).
К памяти возможна виртуальная адресация, при которой для пользователя создается иллюзия оперативной памяти гигантского размера. В этом случае реальный физический адрес процессор формирует из указанного программистом логического адреса под управлением ОС, поддерживающей виртуальную память.
Таким образом иллюзия большего объема ОЗУ создается ОС с помощью устройств хранения и специальных аппаратных средств. С их введением любая страница виртуальной логической памяти, адресуемая программой в пределах выделенных ей сегментов может отображаться на любую область реально установленной физической ОЗУ. Отображение поддерживается с помощью специальных таблиц страничной переадресации, в которых кроме всего прочего есть указания на присутствие страницы физической памяти на данный момент времени. Страница памяти не нужная процессору в данный момент может быть выгружена на диск, а на ее место при необходимости загружена с диска новая страница. Процесс подкачки или замещения страниц называется свопингом.
Таким образом в распоряжение всех процессов, исполняемых на компьютере псевдопараллельно предоставляется виртуальная оперативная память размер которой ограничен … объема физической ОП и объема области дисковой памяти, выделенной для подкачки страниц. К портам вв/выв можно обращаться только по реальным адресам.
Самое существенное различие пространств памяти и вв/выв: процессор может считывать команду для исполнения только из пространства памяти, т.е. для того чтобы программный код мог быть исполнен он должен быть помещен в основную память. Программный код - последовательность команд каждая из которых определенным образом закодирована. Каждая команда обязательно имеет операционную часть (код операции) несущую процессору информацию о требуемых действиях. Операционная или адресная часть команды, указывающая процессору, где находятся операнды может присутствовать в явном или неявном виде или вовсе отсутствовать.
Логический адрес текущей команды формируется в специальном регистре указателя команд (§1.5.1.2), который соответствует счетчику команд неймановской архитектуры. При исполнении нелинейной команды этот указатель увеличивает свое содержимое на ее длину, т.е. указывает адрес следующей команды.
Линейная программа не нарушает хода выполнения команд, определяя положение команды в памяти по нарастанию адреса. Специальные команды передачи управления среди которых: команды переходов и команды вызовов процедур. Эти команды в явном или неявном виде содержат информацию об адресе следующей выполняемой команды, который может показывать на относительно произвольную ячейку памяти. Команды переходов и вызовов могут быть безусловными и условными. Произойдет условный переход (вызов) или нет зависит от состояния признаков (флагов) содержащихся в регистре флагов на момент исполнения данной команды (§1.5.1.3). Если они готовы, что переход (вызов) не состоится, то исполняется команда, расположенная в памяти следом за текущей. Вызов процедуры характерен тем, что перед ним сохраняют в стеке адрес следующей команды (§1.5.1.1) и на этот адрес передается управление после завершения выполнения процедуры. При выполнении команды перехода в стеке ничего не сохраняется, т.е. переход в отличие от процедуры выполняется безвозвратно.
Последовательность исполнения команд предписанная командным кодом, может нарушиться под воздействием внутренних и внешних (по отношению к процессору) причин.
Внутренние - исключения, т.е. особые ситуации, возникающие при исполнении команд (§1.5.1.5).
Внешние - аппаратные прерывания, т.е. вызовы процедур под воздействием сигналов, поступающих на специальные входы процессора (§4.3). Источниками аппаратных прерываний являются контроллеры и адаптеры периферийных устройств, генераторы меток времени, системы управления питанием и другие подсистемы компьютера. Есть еще программные прерывания, но они отнюдь не нарушают последовательность команд, предписанных программой, поэтому прерываниями они по сути не являются, это особый способ вызова процедур широко используемый для вызова системы сервисов и операционной системы. Прерывания используются и для переключения задач в многозадачных системах (§1.5.1.5).
Пусть имеются два процесса, которые должны выполняться как бы одновременно. По настоящему одновременно один неймановский процессор их исполнить не может, можно запустить один процесс, а через него: время его работы, по аппаратному прерыванию от таймера, сохранять в памяти так называемый контекст задачи, т.е. образ ее текущего состояния в виде содержимого всех регистров процессора, программно доступных этому процессору и запустить другой процесс. Через некоторое время по следующему прерыванию выполнить обратное переключение контекста, т.е. сохранить состояние второго процесса в другом месте памяти, загрузить в регистры процессора контекст первого процесса и продолжать его выполнение до следующего прерывания. Эти переключения задач должны выполняться с частотой создающей у пользователя иллюзию непрерывности и одновременности выполнения обоих процессов.
Таким образом в распоряжении каждого процесса виртуально предоставляется неймановская машина, в которой он является единственным процессом.
Поддержка виртуальных машин требует многозадачной ОС, которой приходиться распределять не только процессорное время, но и время памяти, устройства хранения, устройства вв/выв, т.е. все ресурсы реального компьютера. Чтобы процессы не мешали друг другу требуются меры принудительной защиты критически важных ресурсов.
Современные ОС используют защищенный режим работы процессора, в котором эти меры реализуются на аппаратном уровне (§1.5.1.4).
Так как программа может взаимодействовать с системами компьютера только через пространство памяти или портов вв/выв, а также через аппаратные прерывания, то защищать нужно эти три вида ресурсов. Самую сложную защиту имеет память. ОС выделяет каждому процессу области памяти - сегменты различного назначения и с разными правами доступа (§1.5.1.4). Система защиты может полностью контролировать распределение памяти, генерируя исключения в случае различных нарушений.
PS:
1. Структурно любая ЭВМ состоит из процессора, памяти и устройств вв/выв.
2. Основной принцип функционирования ЭВМ - принцип программного управления. В соответствии с которыми текущий вычислительный процесс 0 процесс взаимодействия процессора и памяти.
3. Структура ЭВМ совпадает с рисунками 2 и 3
- Процессорная подсистема
- Подсистема магистрали
- Подсистема памяти
- Подсистема вв/выв
- Подсистема периферии.
где J – приведенный момент инерции электродвигателя.
Представляя векторы состояния, входа и выхода как получим следующую векторно-матричную модель электродвигателя постоянного тока
|
1.9 |
То есть для рассматриваемой системы матрицы А, В, С векторно-матричной модели будут иметь следующий вид:
|
|
Пример 1.3. Построим векторно-матричную модель электромеханического объекта - электропривода постоянного тока, приводящего в движение через механический редуктор тяжелую платформу. Функциональная схема такого объекта приведена на рис. 1.4.
|
|
Здесь легко выделить три функциональных элемента, соответствующие трем видам преобразования энергии:
преобразователь, осуществляющий управляемое преобразование электрической энергии;
двигатель, выполняющий преобразование электрической энергии в механическую, - электромеханический преобразователь;
механизм, осуществляющий передачу механической энергии от вала двигателя через редуктор к рабочему органу - платформе.
При использовании общеизвестных допущений [5] и обозначений координат и параметров такого объекта его динамическое поведение при МС=0 описывается следующей системой линейных дифференциальных уравнений:
|
1.10 |
Если компонентами вектора состояния выбрать , где Uп – напряжение преобразователя, iя - ток электродвигателя, - скорость вращения электродвигателя, МУ - момент упругости механизма, - скорость вращения механизма, то элементы векторно-матричной модели
|
1.11 |
принимают следующий вид:
|
1.12 |
После подстановки реальных значений параметров объекта, которые приведены в табл. 1.1, компоненты матриц состояния А и управления В принимают вид (1.13).
|
1.13 |
На рис. 1.5. приведено окно редактирования векторно-матричной модели (1.13) в среде Компьютерного комплекса функционального проектирования динамических систем.
1. Какие переменные при построении математического описания системы принято называть
a) входными переменными;
b) выходными переменными;
c) переменными состояния?
2. Математическое описание объекта с одним входом и одним выходом представлено структурной схемой, содержащей q элементов, представленных передаточной функцией общего вида
Как в этом случае можно определить размерность пространства состояния для описания этого объекта?
3. Математическое описание объекта с двумя входами и одним выходом y(t) представлено следующим уравнением в операторной форме
Какова в этом случае будет размерность пространства состояния n для описания этого объекта?
4. Выберите из приведенных ниже записей возможные формы представления уравнения состояния для непрерывных систем.
5. Объект управления имеет r – входов, m - выходов, его математическое описание в непрерывном времени содержит n дифференциальных уравнений первого порядка. Какова в этом случае будет размерность матрицы состояния?
6. Сформируйте векторно-матричную модель фильтра, электрическая схема которого представлена на рис. 1.6.
Здесь следует учесть, что
7.При составлении математического описания динамических процессов в упругом электромеханическом объекте, влючающем в себя электродвигатель постоянного тока независимого возбуждения (Ф=const) и механизм, модель которого представляется двухмассовой системой (см. пример 1.3), могут быть использованы следующие переменные:
Какие из этих переменных, и в какой последовательности включены в состав вектора состояния приведенной ниже векторно-матричной модели?
|
№ задания |
Ответ |
|
1. |
a) переменные, характеризующие реакцию системы на входные воздействия; b) переменные, генерируемые системами, внешними по отношению к исследуемой системе; c) промежуточные переменные, характеризующие внутреннее состояние системы. |
|
2. |
|
|
3. |
n=2 |
|
4. |
a, e, f, g |
|
5. |
(n x n): n – строк и n – столбцов |
|
6. |
|
|
7. |
§1.1 Классификация архитектур процессоров.
Основа ЭВМ - центральный процессор. Он работает под управлением программных средств осуществляя преобразование информации. Программа решения задачи - последовательность команд. Команда, попадая в ЦП проходит несколько этапов:
1. выборка команды из памяти
2. выборка операндов
3. Выполнение действий над операндами
4. Формирование адресов и флагов.
Эти действия обеспечиваются в ЦП широкопрограммным автоматом, формирующий микропрограмму для каждой команды.
Для ЦП команда представляется на машинном языке в виде последовательности двоичных кодов. Формат команды включает поля с кодом операции и сведения об адресах операндов, команды и операнды находятся в памяти машины. Для расширения возможного доступак данным используют разные методы адресации.
ЦП как отдельный аппаратный узел объединен с рядом регулярных узлов сопровождения на одном кристалле - микропроцессор. Под архитектурой процессора понимается его программная модель, т.е. программно видимые средства. Под микроархитектурой понимается внутренняя организация этой программной модели.
Архитектуры микропроцессора:
1. CISC - Complex Instruction Set Computer. Эта конфигурация предусматривает для повышения гибкости: увеличение по формату, введение большого количества различных режимов адресации, сложную подправку инструкций.
2. RISC - Reduced Instruction Set Computer. Здесь система команд имеет упрощенный вид. Все команды одного формата с простой кодировкой. Обращение к памяти: команд загрузки и записи, остальные регистр - регистр. Команда, поступая в микропроцессор уже разделена на поля и не требует дополнительной информации. Часть кристалла освобождается для дополнительных компонентов, команды … загружаются в ОЗУ. ЦП дешевле, отладка программ - более сложная. Программной совместимостью 1 и 2 не обладают.
3. MISC - multipapes Instraction Set Computers. Сочетание преимуществ 1 и 2. Элементная база состоит из двух частей, расположенных либо в отдельных корпусах, либо объединены. Основная часть - ХОСТ - представляет собой риск процессор, расширяемый подключением второй части ПЗУ программного управления. Следовательно система приобрела свойства CISC процессора. Основные команды работают на ХОСТ (выполняют все команды за один такт). А команды расширения преобразуются в адрес команды ПЗУ.
В микроархитектуре процессоров пятого и шестого поколений существенное значение имеет реализация различных способов конвейеризации и распараллеливания вычислительных процессов, а также других технологий несвойственных процессорам третьего поколения.
Конвейеризация предполагает разбиение выполнения каждой команды на несколько этапов, причем каждый этап выполняется на своей ступени конвейера процессора. При выполнении команда продвигается по конвейеру процессора по мере освобождения последующих ступеней, таким образом на конвейере может одновременно обрабатываться несколько последовательных команд, а производительность процессора может оцениваться темпом выхода выполненных команд со всех его конвейеров. Конвейер классического Pentium-а состоит из 5 ступеней. Конвейеры процессоров с суперконвейерной архитектурой имеют большее число ступеней, что позволяет упростить каждую из них и, следовательно, сократить время пребывания на ней команды. Гиперконвейер процессора Pentium IV состоит из 20 ступеней.
Скалярным называют процессор с единственным конвейером. К этому типу относят все процессоры Intel до 486 включительно. Суперскалярный процессор имеет больше одного конвейера, которые способны обрабатывать команды параллельно. Pentium имеет два конвейера, Pentium-Pro - три. Стремление к максимальному повышению производительности конвейера и сокращению времени их простоя привело к появлению других методов, к которым прежде всего следует отнести:
-Продвижение данных, которое подразумевает начало исполнения команды до готовности всех ее операндов, при этом выполняются все возможные действия и, например, декодированная команда с одним операндом помещается в исполнительное устройство процессора, где дожидается готовности другого операнда, выходящего с другого конвейера.
-Предсказание переходов, которое позволяет продолжать выборку и декодирование команд после выборки команды в условном коде не дожидаясь проверки выполнения самого условия перехода. Процессоры прежних поколений команды перехода приостанавливали конвейер до исполнения перехода, на чем терялась производительность. Предсказания переходов направляют поток выборки и декодирования команд по одной из ветвей. Статический метод предсказаний работает по жесткой схеме заложенной в процессор, считая что переходы по одним условиям вероятнее всего произойдут, по другим - нет. Динамическое предсказание опирается на предыстории вычислительного процесса. Для каждого конкретного случая перехода накапливается статистика поведения и переход предсказывается на основании этой статистики. Еще дальше идет исполнение по предположению или спекулятивное исполнение, предсказанные после перехода команды не только декодируются, но и по возможности исполняются до проверки условий перехода. Если ветвь была предсказана правильно, работа конвейера продолжается, ошибочно предсказанный переход обходится дорого: все что было декодировано и исполнено после команды перехода приходится игнорировать, запускать в конвейер команду, которой начинается действительно требуемая ветвь и тратить время на ее прохождение по конвейеру.
-Исполнение с изменением последовательности команд или динамическое исполнение, под которым понимается исполнение команд не в том порядке как это предписано программой кодов, а в том, как это удобно процессору. Команды поступающие на конвейер разбиваются на простейшие микрооперации, которые далее исполняются суперскалярным ядром в порядке удобном процессору. Результаты беспорядочно выполненных микроопераций собираются в переупорядывачивающем буфере и в корректном порядке записываются в память или в порты вв/выв.
В настоящее время семейство процессоров Intel 86 насчитывает 7 поколений:
1. Процессоры 8086 и 8088/87 задали архитектурную основу: набор 16-иразрядных регистров, сегментную адресацию памяти в пределах 1Мб с большим разнообразием методов адресации, систему команд, систему прерываний. В них применялась малая конвейеризация (пока одни узлы выполняли одну команду блок предварительной выборки выбирал из памяти другую команду). На выполнение каждой команды уходило в среднем 12 тактов процессорного ядра.
2. Процессоры 80286/287 привнесли в семейство защищенный режим, позволяющий задействовать виртуальную память до 1Гб для каждой задачи, пользуясь адресуемой физической памятью в пределах 16Мб. На выполнение одной команды требовалось в среднем 4,5 такта. Их производительность увеличивалась не только за счет их тактовой частоты, но и за счет усовершенствования конвейера.
3. Появление процессора 80386/387 ознаменовалось переходом к 32-хразрядной архитектуре. Объем адресуемой памяти увеличился до 4Гб реальной и 64Тб виртуальной памяти.
4. Четвертое поколение представленное процессором 486 в видимую архитектуру больших изменений не внесло, но был предпринят ряд мер по повышению производительности. Значительно усложнен исполнительный конвейер. Основные операции выполняет риск-ядро, задания для которого готовятся из выходных CISC команд. Этот конвейер стал способен выполнять команды за два такта. Производительность процессора оторвалась из возможности доставки команд из памяти и поэтому в процессор ввели быстродействующую КЭШ-память объемом 8-16кб. В этом поколении отказались от внешнего сопроцессора, теперь его либо вообще нет, либо на кристалле процессора.
5. Поколение Pentium привнесло суперскалярную архитектуру, за счет чего была получена производительность в среднем 1 такт на команду, хотя эффективность использования конвейера зависит от программного кода. В этом поколении применяется предсказание ветвлений. В названии этого поколения появилось расширение MMX, новизна которого состоит в использовании принципа SIMD (одна команда выполняет действие над несколькими комплектами операндов).
6. Pentium Pro и продолжается в Pentium II и Celeron и т.д. В этом поколении используется динамическое исполнение и спекулятивное исполнение. В итоге среднее число тактов на команду для Pentium Pro стало 0,5 такта, вопрос доставки команды данных к ядру процессора становится еще острее и решение его находится в виде двойной независимой шины. Одна из шин процессора, называемая фасадной связывает его с системной платой, другая с КЭШ-памятью, находящейся на одном кристалле с процессором, тактовая частота этой шины равна либо частоте ядра процессора, либо ее половине, т.е. существенно больше тактовой частоты фасадной шины.
7. Поколение началось для Intel с процессора Pentium IV, характеризуемого дальнейшим развитием идей гиперконвейеризации и суперскалярности, которые к тому же охватили и блок сопроцессора. Характерным отличием архитектуры этого процессора является отсутствие в них первичного КЭШа команд, вместо которого имеется КЭШ трасс исполнения. Трассами называются последовательности микроопераций, в которые были декодированы команды. Эта последовательность хранится в КЭШе трассы в порядке потока исполнения, что значительно повышает эффективность использования КЭШа, который за каждый такт способен доставлять ядру до трех микроопераций. Исполнительное ядро так же стало более производительным. С учетом роста и самой тактовой частоты для этих процессоров повышение производительности получается существенным.
По функциональному и конструктивному исполнению различают следующие типы центральных процессоров:
-Однокристальные - в них нельзя нарастить разрядность обрабатываемой информации каскадированием, система команд фиксирована. Основные элементы кристалла: АЛУ, дешифратор команд, узел микропрограммного устройства управления, устройство согласования и управления обменом, шины данных, адреса и управления мультиплексируемы.
-Однокристальные микроЭВМ - помимо микропроцессора кристалл содержит узлы обрамления (тактовый генератор, контроллер прерываний, порты вв/выв, таймер, ОЗУ, память команд). Эти приборы имеют сравнительно невысокую производительность.
-Секционный микропроцессор - допускает наращивание разрядности путем объединения одноименных линий в несколько корпусов, такой прибор дезинтегрирован на компоненты, входящие в отдельные ИС обрамлений.
§1.1 Классификация архитектур процессоров.
Основа ЭВМ - центральный процессор. Он работает под управлением программных средств осуществляя преобразование информации. Программа решения задачи - последовательность команд. Команда, попадая в ЦП проходит несколько этапов:
1. выборка команды из памяти
2. выборка операндов
3. Выполнение действий над операндами
4. Формирование адресов и флагов.
Эти действия обеспечиваются в ЦП широкопрограммным автоматом, формирующий микропрограмму для каждой команды.
Для ЦП команда представляется на машинном языке в виде последовательности двоичных кодов. Формат команды включает поля с кодом операции и сведения об адресах операндов, команды и операнды находятся в памяти машины. Для расширения возможного доступак данным используют разные методы адресации.
ЦП как отдельный аппаратный узел объединен с рядом регулярных узлов сопровождения на одном кристалле - микропроцессор. Под архитектурой процессора понимается его программная модель, т.е. программно видимые средства. Под микроархитектурой понимается внутренняя организация этой программной модели.
Архитектуры микропроцессора:
1. CISC - Complex Instruction Set Computer. Эта конфигурация предусматривает для повышения гибкости: увеличение по формату, введение большого количества различных режимов адресации, сложную подправку инструкций.
2. RISC - Reduced Instruction Set Computer. Здесь система команд имеет упрощенный вид. Все команды одного формата с простой кодировкой. Обращение к памяти: команд загрузки и записи, остальные регистр - регистр. Команда, поступая в микропроцессор уже разделена на поля и не требует дополнительной информации. Часть кристалла освобождается для дополнительных компонентов, команды … загружаются в ОЗУ. ЦП дешевле, отладка программ - более сложная. Программной совместимостью 1 и 2 не обладают.
3. MISC - multipapes Instraction Set Computers. Сочетание преимуществ 1 и 2. Элементная база состоит из двух частей, расположенных либо в отдельных корпусах, либо объединены. Основная часть - ХОСТ - представляет собой риск процессор, расширяемый подключением второй части ПЗУ программного управления. Следовательно система приобрела свойства CISC процессора. Основные команды работают на ХОСТ (выполняют все команды за один такт). А команды расширения преобразуются в адрес команды ПЗУ.
В микроархитектуре процессоров пятого и шестого поколений существенное значение имеет реализация различных способов конвейеризации и распараллеливания вычислительных процессов, а также других технологий несвойственных процессорам третьего поколения.
Конвейеризация предполагает разбиение выполнения каждой команды на несколько этапов, причем каждый этап выполняется на своей ступени конвейера процессора. При выполнении команда продвигается по конвейеру процессора по мере освобождения последующих ступеней, таким образом на конвейере может одновременно обрабатываться несколько последовательных команд, а производительность процессора может оцениваться темпом выхода выполненных команд со всех его конвейеров. Конвейер классического Pentium-а состоит из 5 ступеней. Конвейеры процессоров с суперконвейерной архитектурой имеют большее число ступеней, что позволяет упростить каждую из них и, следовательно, сократить время пребывания на ней команды. Гиперконвейер процессора Pentium IV состоит из 20 ступеней.
Скалярным называют процессор с единственным конвейером. К этому типу относят все процессоры Intel до 486 включительно. Суперскалярный процессор имеет больше одного конвейера, которые способны обрабатывать команды параллельно. Pentium имеет два конвейера, Pentium-Pro - три. Стремление к максимальному повышению производительности конвейера и сокращению времени их простоя привело к появлению других методов, к которым прежде всего следует отнести:
-Продвижение данных, которое подразумевает начало исполнения команды до готовности всех ее операндов, при этом выполняются все возможные действия и, например, декодированная команда с одним операндом помещается в исполнительное устройство процессора, где дожидается готовности другого операнда, выходящего с другого конвейера.
-Предсказание переходов, которое позволяет продолжать выборку и декодирование команд после выборки команды в условном коде не дожидаясь проверки выполнения самого условия перехода. Процессоры прежних поколений команды перехода приостанавливали конвейер до исполнения перехода, на чем терялась производительность. Предсказания переходов направляют поток выборки и декодирования команд по одной из ветвей. Статический метод предсказаний работает по жесткой схеме заложенной в процессор, считая что переходы по одним условиям вероятнее всего произойдут, по другим - нет. Динамическое предсказание опирается на предыстории вычислительного процесса. Для каждого конкретного случая перехода накапливается статистика поведения и переход предсказывается на основании этой статистики. Еще дальше идет исполнение по предположению или спекулятивное исполнение, предсказанные после перехода команды не только декодируются, но и по возможности исполняются до проверки условий перехода. Если ветвь была предсказана правильно, работа конвейера продолжается, ошибочно предсказанный переход обходится дорого: все что было декодировано и исполнено после команды перехода приходится игнорировать, запускать в конвейер команду, которой начинается действительно требуемая ветвь и тратить время на ее прохождение по конвейеру.
-Исполнение с изменением последовательности команд или динамическое исполнение, под которым понимается исполнение команд не в том порядке как это предписано программой кодов, а в том, как это удобно процессору. Команды поступающие на конвейер разбиваются на простейшие микрооперации, которые далее исполняются суперскалярным ядром в порядке удобном процессору. Результаты беспорядочно выполненных микроопераций собираются в переупорядывачивающем буфере и в корректном порядке записываются в память или в порты вв/выв.
В настоящее время семейство процессоров Intel 86 насчитывает 7 поколений:
1. Процессоры 8086 и 8088/87 задали архитектурную основу: набор 16-иразрядных регистров, сегментную адресацию памяти в пределах 1Мб с большим разнообразием методов адресации, систему команд, систему прерываний. В них применялась малая конвейеризация (пока одни узлы выполняли одну команду блок предварительной выборки выбирал из памяти другую команду). На выполнение каждой команды уходило в среднем 12 тактов процессорного ядра.
2. Процессоры 80286/287 привнесли в семейство защищенный режим, позволяющий задействовать виртуальную память до 1Гб для каждой задачи, пользуясь адресуемой физической памятью в пределах 16Мб. На выполнение одной команды требовалось в среднем 4,5 такта. Их производительность увеличивалась не только за счет их тактовой частоты, но и за счет усовершенствования конвейера.
3. Появление процессора 80386/387 ознаменовалось переходом к 32-хразрядной архитектуре. Объем адресуемой памяти увеличился до 4Гб реальной и 64Тб виртуальной памяти.
4. Четвертое поколение представленное процессором 486 в видимую архитектуру больших изменений не внесло, но был предпринят ряд мер по повышению производительности. Значительно усложнен исполнительный конвейер. Основные операции выполняет риск-ядро, задания для которого готовятся из выходных CISC команд. Этот конвейер стал способен выполнять команды за два такта. Производительность процессора оторвалась из возможности доставки команд из памяти и поэтому в процессор ввели быстродействующую КЭШ-память объемом 8-16кб. В этом поколении отказались от внешнего сопроцессора, теперь его либо вообще нет, либо на кристалле процессора.
5. Поколение Pentium привнесло суперскалярную архитектуру, за счет чего была получена производительность в среднем 1 такт на команду, хотя эффективность использования конвейера зависит от программного кода. В этом поколении применяется предсказание ветвлений. В названии этого поколения появилось расширение MMX, новизна которого состоит в использовании принципа SIMD (одна команда выполняет действие над несколькими комплектами операндов).
6. Pentium Pro и продолжается в Pentium II и Celeron и т.д. В этом поколении используется динамическое исполнение и спекулятивное исполнение. В итоге среднее число тактов на команду для Pentium Pro стало 0,5 такта, вопрос доставки команды данных к ядру процессора становится еще острее и решение его находится в виде двойной независимой шины. Одна из шин процессора, называемая фасадной связывает его с системной платой, другая с КЭШ-памятью, находящейся на одном кристалле с процессором, тактовая частота этой шины равна либо частоте ядра процессора, либо ее половине, т.е. существенно больше тактовой частоты фасадной шины.
7. Поколение началось для Intel с процессора Pentium IV, характеризуемого дальнейшим развитием идей гиперконвейеризации и суперскалярности, которые к тому же охватили и блок сопроцессора. Характерным отличием архитектуры этого процессора является отсутствие в них первичного КЭШа команд, вместо которого имеется КЭШ трасс исполнения. Трассами называются последовательности микроопераций, в которые были декодированы команды. Эта последовательность хранится в КЭШе трассы в порядке потока исполнения, что значительно повышает эффективность использования КЭШа, который за каждый такт способен доставлять ядру до трех микроопераций. Исполнительное ядро так же стало более производительным. С учетом роста и самой тактовой частоты для этих процессоров повышение производительности получается существенным.
По функциональному и конструктивному исполнению различают следующие типы центральных процессоров:
-Однокристальные - в них нельзя нарастить разрядность обрабатываемой информации каскадированием, система команд фиксирована. Основные элементы кристалла: АЛУ, дешифратор команд, узел микропрограммного устройства управления, устройство согласования и управления обменом, шины данных, адреса и управления мультиплексируемы.
-Однокристальные микроЭВМ - помимо микропроцессора кристалл содержит узлы обрамления (тактовый генератор, контроллер прерываний, порты вв/выв, таймер, ОЗУ, память команд). Эти приборы имеют сравнительно невысокую производительность.
-Секционный микропроцессор - допускает наращивание разрядности путем объединения одноименных линий в несколько корпусов, такой прибор дезинтегрирован на компоненты, входящие в отдельные ИС обрамлений.
§1.2. Декомпозиция процессоров на операционные и управляющие устройства.
Процессор осуществляет ввод, обработку и вывод данных в соответствии с программой вывода данных. Программа - это упорядоченная последовательность команд. Процесс исполнения команды заключается в последовательном исполнении команд образующих программу.
Команда - это функционально завершенное действие, которое определяется типом используемых данных, источником их получения, операцией над ними, приемником размещения результатов и источником получения следующей команды. Программист рассматривает программу как одно неделимое действие. Машинное представление команды в памяти называется ее объектным кодом, он состоит из радов 0 и 1, каждый из которых или их совокупность имеют свое функциональное назначение. Время необходимое для выполнения одной команды называется командным циклом, он делится на две фазы: выборка и выполнение.
Работа процессора заключается в непрерывном повторении чередующихся фаз командного цикла. Основное содержание фазы выборки состоит в считывании слова команды из памяти по адресу формируемого процессором из регистра процессора, называемого регистром команд. Фаза исполнения состоит в дешифровании команды и выполнении действий, определяемых ее содержимым. Состав и порядок действий фазы исполнения для каждой команды свой. Он может включать считывание дополнительных слов команды, несколько обращений в память для выборки операндов, размещение результата и формирование адреса для следующей операции. Физический обмен данными между процессором и памятью осуществляется путем следования друг за другом типовых циклов обращения к магистрали. За один цикл обращения к магистрали между процессором и памятью передается одно слово.
Существует несколько типовых циклов обмена. Командный цикл состоит из ряда циклов обращения к магистрали. Таким образом процессор представляет собой цифровой автомат, который в каждый момент времени реализует вполне определенный алгоритм задаваемый исполняемой командой.
Принцип мультипрограммного управления, основные принципы которого состоят в следующем: любая операция, реализуемая этим устройством рассматривается как сложное действие, которое разделяется на последовательность элементарных действий, называемых микрооперациями. Для управления порядком следования микроопераций используются логические условия, принимающие в зависимости от результата выполнения микрооперации значение 0 или 1. Процесс выполнения операции в устройстве описывается в форме алгоритма, представленного в терминах микроопераций и логических условий и называемого микропрограммой. Микропрограмма используется как форма представления функции устройства на основе которой определяются его структуре и порядок функционирования.
При использовании этого принципа принято представлять цифровое устройство в виде совокупности двух устройств: операционного устройства (ОУ) и управляющего устройства (УУ).
ОУ предназначен для временного хранения поступающей информации U1 - Ur, выполнения заданного набора линейных операций y1 - yn, выработки значений логических условий x1 - xs и выходных сигналов z1 - zm. УУ генерирует последовательность управляющих сигналов y1 - yn в соответствии с заданной микропрограммой и со значениями логических условий x1 - xl. Каждый управляющий сигнал yi инициирует выполнение в ОУ соответствующей операции.
1.3. Упрощенная модель операционного устройства процессора.
Поскольку структура ОУ и структура реализуемой им команды тесно взаимосвязаны, то целесообразно предварительно рассмотреть само понятие команды. Под командой понимают совокупность сведений, необходимых процессору для выполнения определенного действия при реализации программ. Множество команд, реализуемых процессором, образует его систему команд. В соответствии с этим определением команда должна содержать следующую информацию:
- код операции указывающий операцию из множества возможных, которую должен выполнить процессор;
- адрес ячейки памяти, в которую должен быть помещен результат операции;
- адрес ячейки в памяти в которой содержится следующая за выполнением команда.
Такая команда с четырьмя адресными полями может быть реализована процессором с самой простой структурой ОУ. Однако команды с такой структурой адресных полей практически не используются, т.к. имеют слишком большую разрядность и требуют соответствующих аппаратных затрат в виде соответствующей разрядности ячеек памяти и узлов ОУ.
Если команды программы размещаются друг за другом, а не в произвольной последовательности, то адрес следующей команды чаще всего будет от адреса исполняемой команды лишь на единицу. Добавление единицы к текущему адресу можно выполнить на аппаратно реализуемом счетчике, введенным в структуру процессора и независимый "счетчик команд" или "программный счетчик" или "указатель команд".
Это позволяет исключить из структуры команд поле адреса следующей команды, но требует наличия в составе системы команд специальных команд переходов, размещаемых в тех местах программы, где может потребоваться изменение естественного следования команд в зависимости от результата выполнения текущей команды.
Анализ различны программ показывает, что во многих случаях результат выполнения предыдущей команды используется как операнд следующей, в связи с этим результат выполнения команды можно не пересылать в память, а сохранить в регистре, входящем в структуру ОУ и называемом аккумулятором. Размещение выхода операции в аккумуляторе или по адресу второго операнда позволяет обойтись одно- и двухадресными командами за счет исключения из структуры команды поля адреса результата.
Поскольку на различных этапах выполнения команды из ее состава должна выбираться различная информация, то существует необходимость наличия в структуре ОУ регистра для хранения кода команды во время ее выполнения. Такой регистр называется регистром команд.
Получив из памяти в составе команды адрес операнда, его нельзя непосредственно использовать для получения самого операнда. Необходимо сохранить адрес операнда в каком-либо специальном регистре процессора - регистр адреса - закончить цикл обращения к памяти за командой и уже затем начинать новый цикл обращения к памяти по адресу, содержащемуся в регистре адреса.
С целью хранения данных на временном интервале между их считыванием из памяти и использованием в ОУ и наоборот от получения их в ОУ и до записи в память необходимо, по крайней мере, один буферный регистр, называемый регистром данных. Для хранения особых признаков результата последней выполненной команды, которые анализируются командами перехода, для решения вопроса выполнять переход или нет, также необходим регистр, называемый регистром состояний процессора или регистр флагов.
Структура простейшего ОУ, полученная в результате этих рассуждений выглядит так:
Изображенная на рисунке структура работает так:
1). Адрес, содержащийся в счетчике команд, через регистр адреса передается в память и оттуда считывается команда, помещаемая в регистр команд.
2). Счетчик команд наращивается на 1, что показывает на команду, расположенную в памяти вслед за первой командой.
3). УУ дешифрует код команды, содержащийся в регистре команд.
-Если выбранная команда безадресная, то проверяется не является ли она командой остановок, если она является таковой, то цикл заканчивается, если нет, то выполняются действия, предписанные кодом операции, после чего возврат к пункту 1).
-Если выбранная команда - команда перехода, то проверяется выполняется ли условие перехода, если не выполняется, то следует возврат к пункту 1), если выполняется, то адрес перехода из адресной части команды перехода, находящейся в регистре команд, модифицирует содержимое счетчика команд так чтобы он указывал адрес перехода, после чего возврат к пункту 1).
-Если выбранная команда не команда перехода, то проверяется не является ли она командой пересылки. Если она является таковой, то содержимое аккумулятора записывается по адресу, извлекаемому из адресной части команды, находящейся в регистре команд, после чего возврат к пункту 1). Если выбранная команда не команда пересылки, то из ячейки памяти, адрес которой берется из адресной части команды, находящейся в регистре команд, считывается операнд. Он вместе с содержимым аккумулятора передается в АЛУ, где выполняются действия, предписанные кодом операции команды, после чего возврат к пункту 1).
Из описания работы ОУ можно заметить, что процесс выполнения команды сводится к определенной последовательности открывания и закрывания вентильных схем (на рисунке - В). Описание того, какую вентильную схему и когда открывать представляет собой программу выполнения команды. Эти программы принято называть микропрограммами команд, а команды, образующие микропрограммы - микрокомандами.
Простейшая микрокоманда состоит из набора битов, каждый из которых управляет одной из вентильных схем ОУ. Действие выполненное под управлением каждого из этих разрядов (битов) микрокоманды называется микрооперацией.
Процессоры с такой или подобной структурой принято называть процессором с аккумулятором. Сколько бы еще не было введено в структуру ОУ процессора других регистров, но пока каждый из них специализирован на выполнение только своей функции, а все операции выполняются с участием аккумулятора, такой процессор будет называться процессором с аккумулятором. Существуют процессоры многие из регистров которых универсальны, могут выполнять множество различных функций. Такие регистры принято называть регистрами общего назначения (РОН), а процессоры - процессорами с РОНами.
СТРУКТУРА ПРОЦЕССОРА. СТРУКТУРА ОПЕРАЦИОННОГО
УСТРОЙСТВА. РЕГИСТРЫ ОБЩЕГО НАЗНАЧЕНИЯ
КРАТКИЕ ТЕОРЕТИЧЕСКИЕ СВЕДЕНИЯ
Существуют процессоры, многие из регистров которых универсальны, т.е. могут выполнять множество различных функций. Такие регистры принято называть регистрами общего назначения, а процессоры - процессорами с РОНами. Упрощенная структура операционного устройства такого процессора приведена на рис.6.1.
Процессоры с РОНами эффективнее в силу того, что наличие РОНов позволяет реже обращаться к памяти, время обращения к которой значительно больше времени обращения к РОНу. Отсутствие в перечне регистров счетчика команд объясняется тем, что его функцию выполняет один из РОНов. Кроме того, наличие РОНов позволяет использовать гибкую систему адресации через РОНы, что в свою очередь позволяет значительно сократить требуемую разрядность адресных полей команды.
Структуры реальных процессоров не всегда с полной определенностью можно отнести к тому или иному из рассмотренных типов. Тем не менее, эта классификация способствует пониманию архитектуры различных типов реальных процессоров.
Тема: «Вычислительные алгоритмы формирования векторно-матричных моделей в дискретном времени»
Рассмотренные примеры формирования векторно-матричных моделей показывают, что указанная процедура является трудоемкой и практически не может быть выполнена для реальных объектов. Поэтому представляют определенный интерес вычислительные алгоритмы построения дискретных моделей. Рассмотрим некоторые из них.
Алгоритм 1. Вычисление матричной экспоненты с помощью степенного ряда при заданном значении периода квантования Т.
Получение относительно точного решения с помощью приведенного в предыдущей лекции степенного ряда
|
(3.1) |
сопряжено с необходимостью вычисления высоких степеней матрицы А. Однако с помощью алгоритма, построенного на основании теоремы Кели-Гамильтона матричная экспонента может быть вычислена с помощью (n-1) степеней матрицы А.
Согласно этому алгоритму вычисление матриц Ф и Г производится в несколько этапов (шагов).
Шаг 1: вычисляют первые (n - 1) степеней матрицы A.
Шаг 2: вычисляют коэффициенты характеристического уравнения
|
(3.2) |
по следующим формулам:
|
(3.3) |
где Tk=tr(Ak) - след матрицы Ak.
Шаг 3: согласно теореме Кели-Гамильтона n - ая степень матрицы вычисляется через коэффициенты характеристического уравнения как
|
(3.4) |
a (n + m)-я степень матрицы A находится с помощью последовательного умножения этого соотношения на матрицу A.
|
(3.5) |
для m=0,1,2...; где
|
(3.6) |
а остальные коэффициенты определяются из рекуррентных соотношений:
|
(3.7) |
Шаг 4: для любого заданного T функцию eAT можно записать как
|
(3.8) |
Таким образом, функцию eAT можно определить с любой заданной точностью с помощью уже вычисленных матриц A2, A3,..., A n-1 и коэффициентов qij без вычисления и суммирования степеней матрицы A выше (n-1).
Интегрирование матричной экспоненты при разложении в ряд заменяется взвешенной суммой
|
(3.9) |
которая вычисляется аналогично матричной экспоненте
|
(3.10) |
Применение соотношений (3.8-3.10) возможно только в том случае, если заранее определена величина периода квантования.
К преимуществам данного метода можно отнести простоту алгоритма построения, быструю сходимость и малое время расчета при малых значениях Т. А то обстоятельство, что алгоритм не требует вычисления высоких степеней матрицы, позволяет избежать зацикливания исполняющей программы, если заданная точность не достигается в результате плохой сходимости степенного ряда. Однако алгоритм усложняется этапами вычисления коэффициентов характеристического уравнения и рекуррентных соотношений, требующих введения в вычислительный процесс дополнительных переменных.
Методы вычисления матричной экспоненты разложением в степенной ряд имеют существенный недостаток - изменение периода квантования требует повторения всех этапов алгоритма.
Кроме того, сходимость алгоритма и точность решения для конкретной модели определятся значением периода квантования Т. Определение критического значения Тmax является проблемой, аналогичной проблеме выбора шага численного решения дифференциальных уравнений с использованием одношаговых методов. Это обстоятельство существенно ограничивает использование данного алгоритма конструирования ВММ в дискретном времени.
Алгоритм 2. Вычисление матричной экспоненты при неизвестном значении периода квантования Т.
Особую актуальность представляют символьно-численные алгоритмы формирования дискретной ВММ, когда величина периода квантования заранее неизвестна.
Для этих целей могут быть использованы представление eAT в виде функции от матрицы. Анализ известного математического аппарата вычисления функций от матриц показывает, что наиболее приемлемым методом вычисления матричной экспоненты является формула Сильвестра [12], согласно которой
|
(3.11) |
где - различные собственные значения матрицы A (то есть ), mk - кратность собственного значения как нуля минимального многочлена матрицы A, Zkl - компоненты матрицы A, определяемые через значения приведенной присоединенной матрицы.
Если характеристический многочлен матрицы А имеет все различные нули, то mk=1 для k=1,2, … ,n и минимальный многочлен совпадает с характеристическим. При этом основная формула теоремы Сильвестра приводится к следующему виду:
|
(3.12) |
Если первоначально считать период квантования неизвестным, то будет целесообразным представить матрицы Ф и Г формируемой ВММ трехмерными Ф(n x n x n), Г(n x m x n).
В этом случае матрицы дискретной модели записывается как произведение некоторых матричных коэффициентов, умноженных на собственные моды , то есть
|
(3.13) |
Таким образом, трехмерные матрицы дискретных моделей содержат n квадратных коэффициентных матриц Fi или Gi и при выбранном значении периода квантования Т численное значение каждого элемента матриц вычисляется по формулам
|
(3.13) |
Причем моды комплексных собственных значений записываются через синус и косинус, например, для значения корней характеристического полинома определяются численным методом по алгоритму, в основу которого положен метод нахождения комплексных корней многочлена Берстоу [12].
Рациональность такого способа формирования дискретных ВММ объясняется, прежде всего, тем, что наиболее трудоемкие вычислительные операции по определению постоянных матричных коэффициентов выполняются один раз для любого количества исследуемых значений периода квантования. Такого никак нельзя добиться при использовании степенного ряда.
Для подтверждения преимуществ символьно-численного алгоритма рассмотрим варианты формирования дискретной модели непрерывного объекта 3-го порядка, представляющего собой линеаризованную модель сериесного электродвигателя.
В непрерывном времени объект описывается векторно-матричной моделью вида:
|
(3.14) |
Компонентами вектора состояния здесь являются: магнитный поток - Ф, ток - i , скорость вращения ротора - .
В результате вычислительных экспериментов сформировано выражение для вычисления матричной экспоненты
Многочисленные эксперименты по оценки достоверности результатов конструирования ВММ в дискретном времени показывают, что значения переменных состояния, вычисленные с использование построенной дискретной модели, практически не отличаются от значений координат непрерывной модели. Результаты единичного эксперимента приведены на рис. 3.1.
На основе вышесказанного можно сделать вывод о предпочтительном использовании символьно-численного алгоритма формирования ВММ в дискретном времени, основанного на теореме Сильвестра, что дает возможность анализировать зависимость результатов вычисления от периода квантования, а вычисленные собственные значения и коэффициенты характеристического уравнения могут быть использованы в дальнейших расчетах.
Заканчивая рассмотрение векторно-матричных моделей, целесообразно сформулировать следующие выводы.
1. Векторно-матричные модели являются высокоформализованным средством математического описания систем управления, общая структура которого не зависит от сложности объекта.
2. Проблемы автоматизации проектных процедур анализа и синтеза систем управления на основе их векторно-матричных моделей могут быть решены с помощью единого математического аппарата матричной алгебры.
3. Проектные операции построения ВММ в непрерывном времени для объектов высокого порядка, сопряженные со значительными временными затратами и определенными математическими затруднениями, должны быть автоматизированы.
4. Проектные операции построения ВММ в дискретном времени практически не осуществимы без применения ЭВМ.
1. Для построения дискретной модели непрерывного объекта 5-го порядка используется алгоритм вычисления матричной экспоненты с помощью степенного ряда 25 степени (i=0, 1, …, 25). Какую максимальную степень (k)матрицы А (Ak) при этом необходимо вычислить?
2. Укажите основной недостаток алгоритма вычисления матричной экспоненты с помощью степенного ряда.
3. Назовите главное достоинство символьно-численного алгоритма формирования дискретной векторно-матричной модели.
4. При каких условиях для вычисления матрицы состояния Ф дискретной ВММ с помощью символьно-численного алгоритма дважды используются одинаковые матричные коэффициенты, т.е. Fk= Fk+1.
|
№ задания |
Ответ |
|
1 |
k=4 |
|
2 |
Изменение периода T квантования требует повторения всех этапов алгоритма |
|
3 |
Наиболее трудоемкие вычислительные операции по определению постоянных матричных коэффициентов выполняются один раз для любого количества исследуемых значений периода квантования |
|
4 |
В том случае, если имеются комплексные собственные значения матрицы А комплексно, т.е. |
§1.4. Упрощенная модель УУ процессора.
Часть цифрового устройства, предназначенная для выработки последовательности управляющих сигналов, называется управляющее устройство (УУ). Генерируемая УУ последовательность управляющих сигналов задается поступающим на вход УУ кодом операции, сигналами из ОУ, несущими информацию об особенностях операндов, промежуточных и конечного результатов операции, а также синхросигналами, задающими границы тактов.
Существуют два основных типа УУ:
- УУ с жесткой (схемной) логикой
Для каждой операции, задаваемой кодом операции команды, строится набор комбинационных схем, которые в нужных тактах вырабатывают управляющие сигналы.
- УУ с программируемой логикой
СТРУКТУРА ПРОЦЕССОРА. СТРУКТУРА МИКРОПЮГРАММНОГО
УСТРОЙСТВА УПРАВЛЕНИЯ.
КРАТКИЕ ТЕОРЕТИЧЕСКИЕ СВЕДЕНИЯ
В отличие oт УУ с жесткой логикой закон функционирования которого обеспечивается определенным образом соединенными логическими элементами, в УУ с программируемой логикой заданная микропрограмма (МП) реализуется в явной форме и хранится в памяти (ПМК, реализуемой в виде ПЗУ) в виде последовательности управляющих слов. Управляющее слово определяет порядок работы устройства в течение одного такта и называется микрокомандой (МК). Она содержит информацию о микрооперациях (МО), которые должны выполняться в данном такте и (или) об адресе следующей МК. Формат МК в общем случае может содержать операционную часть Y, состоящую из одного или нескольких полей, в разрядах которых указывается наличие или отсутствие в данном такте того или иного управляющего сигнала YJ. поля логических условий X, в котором записывается номер логического условия Xj, проверяемого в данном такте, и адресного поля А, в которое записывается информация об адресе следующей МК. В некоторых случаях формат МК может содержать служебную часть Р для вспомогательной управляющей информации.
Обобщенная структурная схема МПУУ приведена на рис.8.1.
Перед началом работы на УУ подастся сигнал сброса (на рис.8.1 не показан), устанавливающий вес триггеры и регистры устройства в нулевое состояние. Этим обеспечивается занесение начального адреса МП в регистр адреса МК (РАМК). При поступлении первого тактового импульса ( ТИ ) после подачи стартового сигнала S содержимое ячейки памяти микрокоманд (ПМК) с этим адресом переписывается в регистр микрокоманд (РМК).
В зависимости от содержимого операционной части Y этой МК вырабатываются соответствующие управляющие сигналы yj для ОУ, а с помощью дешифратора ДШХ определяется номер логического условия xj, проверяемого в данном такте. В зависимости от значения хi. прошедшего через схему
Рис.8.1
выбора, и информации, поступающей из адресного поля А данной МК, схема формирования адреса следующей МК (СФАМК) вырабатывает записываемый в РАМК адрес ячейки ПMK, содержимое которой будет переписано в РМК в следующем такте. На СФАМК могут поступать и внешние сигналы, обеспечивающие выбор алгоритмов других команд, чьи МП записаны в ПМК. Один из разрядов операционной части МК может использоваться для выработки сигнала Sk, обеспечивающего остановку автомата и сброс всех триггеров.
Таким образом, структура МПУУ стандартна, и в том заключается одно из преимуществ такою подхода к проектированию УУ. В связи с этим основные усилия при проектировании направляются не на получение структурной схемы, а на составление кодированной МП, которая записывается в ячейках ПМК.
Тем не менее, при проектировании МЛУУ возникает ряд вопросов, оказывающих влияние и на рассмотренную стандартную структуру. К этим вопросам можно отнести [3]:
- определение совместимости во времени панов выборки и выполнения МК;
- выбор способа кодирования МК:
- выбор типа синхронизации при формировании МО;
- выбор способа формирования адреса следующей МК.
С точки зрения совместимости этапов выборки и выполнения МК можно выделить следующие способы: последовательный, параллельный и последовательно - параллельный. При последовательном способе (рис.8.2, а) выборка (В) следующей МК не инициируется до момента завершения реализации (Р) предыдущей МК. Достоинством метода является простота реализации микрокомандного цикла. Во втором случае имеет место совмещение этапов выборки следующей МК и реализации текущей МК (рис.8.2. 6). При таком подходе достигается значительное сокращение длительности микрокомандного цикла. Однако при выполнении МК условного ветвления адрес следующей МК зависит от результата предыдущей, и в том случае используется последовательно - параллельный способ (рис.8.2, в).
Простейшим вариантом кодирования МК является горизонтальное кодирование, при котором каждый разряд операционного поля МК однозначно определяет управляющий сигнал уj для выполнения соответствующей МО (рис.8.3, а). При большом наборе различных МО горизонтальное кодирование требует большой разрядности МК. ПМК и PMIC что является основным недостатком этого метода кодирования МК. Достоинствами являются возможность одновременного формирования нескольких МО в одной МК, простота и высокое быстродействие.
Другим подходом к кодированию МК с целью максимального сокращения разрядности МК является вертикальное кодирование (рис.8.3,6). При этом способе, дополнительно требуется дешифратор МО и отсутствует возможность одновременного формирования нескольких МО в составе одной МК. Развитием способов кодирования МК с мелью устранения основных недостатков горизонтального и вертикального кодирования является смешанное кодирование (рис.8.3.в).
Рис.8.3
В основе определения метода синхронизации МК лежит число тактирующих импульсов, необходимых для ее реализации. С этих позиций выделяют однотактные МК (рис.8.4.а) и мпоготактные МК (рис.8.4,6). для реализации которых требуется последовательность тактирующих сигналов.
Рис. 8.4
Многотактная синхронизация позволяет минимизировать число МК в МП, потребует увеличения объема оборудования для управления временными интервалами отдельных фаз сложной МК. Достоинством однотактной синхронизации является простота ее технической реализации.
При построении МПУУ используются главным образом два способа формирования адреса следующей МК: принудительный, когда в каждой МК в явном виде указывается адрес следующей МК и естественньй, когда адрес следующей МК в явном виде указывается лишь в некоторых МК, а в остальных случаях он принимается равным увеличенному на единицу (инкрементированному) адресу предыдущей МК.
При принудительной адресации формат МК может содержать как два адресных поля А0 и А1 (рис.8.5.а), так и одно адресное поле А0, (рис.8.5,б). В первом случае адрес следующей МК определяется в зависимости от значения проверяемого в данном такте условия хi. Если xi=0 то в качестве адреса следующей МК используется содержимое поля АО, а при xi=1 - содержимое поля AJ. Безусловные переходы осуществляются по адресу А0. Во втором случае безусловные переходы и условные переходы при Xj=0 осуществляются но адресу АО. а при хi=1 - по адресу АО+1. Добавление единицы к АО может быть осуществлено с помощью комбинационной схемы инкрементора. входящей в состав СФАМК.
Сокращение разрядности ПМК достигается путем перехода к естественной адресации МК, при которой обычно используются МК двух типов: операционные и управляющие (рис.8,5, в, г). Эти типы отличаются друг от друга по значению одноразрядного поля Р (Р=0 в операционной МК и Р=1 в управляющей МК). Вычисление адреса следующей МК производится с помощью счетчика МК (СМК). который вводится в СФАМК.
Операционная МК задает коды вырабатываемых сигналов yj и после ее выполнения МПУУ переходив к следующей МК по порядку их расположения к ячейках ПМК, т.е. осуществляется переход но адресу (СМК) + 1. Управляющая МК, содержащая поле условий X и адресное ноле А, используется для изменения естественного порядка считывания МК из ПМК, т.е. для осуществления условных и безусловных переходов в соответствии со значением проверяемого условия хi . Если xl = 1, то переход осуществляется по адресу. записанному в поле А , для чего его содержимое переписывается в СМК. Если Xi = 0 или имеет место безусловный переход, то следующая МК выбирается но адресу (СМК)+1. Таким образом, каждый такт работы МПУУ разделяется на ряд микротактов, в которых осуществляются действия по формированию выходных сигналов yj и выработка адреса следующей МК. Сравнение рассмотренных вариантов адресации позволяет сделать вывод о том, что использование естественной адресации обеспечивает наименьшую требуемую разрядность МК. Однако при этом время реализации заданного алгоритма оказывается наибольшим из-за увеличения общего числа выполняемых МК.
Тема: «Анализ свойств объектов и систем управления»
Здесь мы рассмотрим вопросы анализа специфических свойств объектов и систем управления, представленных векторно-матричными моделями в непрерывном времени
|
(4.1) |
моделями типа "вход - выход"
|
(4.2) |
где
|
|
а также векторно-матричными моделями в дискретном времени
|
(4.3) |
Полную картину динамического поведения объектов и систем управления, как в непрерывном, так и в дискретном времени можно оценить по результатам решения уравнений состояния (4.1) или (4.3).
Общее решение уравнений состояния в непрерывном времени было выполнено при рассмотрении алгоритмов вычисления матриц состояния (Ф) и управления (Г) векторно-матричной модели непрерывного объекта в дискретном времени.
Решение уравнения состояния в дискретном времени.
Дискретная стационарная система может быть описана разностными уравнениями (4.3), если значение периода квантования для простоты записи предварительно принято равным Т=1.
Предположим, что известны начальный вектор x(k0) и входные сигналы: u(k0), u(k0+1), u(k0+2),... .
Систему уравнений (4.3) можно решить просто, выполнив следующие итерации:
или для любого значения k имеем
|
(4.4) |
Полученное решение (4.4) состоит из двух частей: одна зависит от начальных условий, другая является взвешенной суммой входных сигналов.
Достижимость и управляемость
При решении задач управления методами теории пространства состояний предварительно рассматриваются некоторые фундаментальные свойства динамических систем, которые не встречаются в классической теории управления, оперирующей только входными и выходными сигналами элементов рассматриваемой системы. Такими свойствами являются достижимость, управляемость и наблюдаемость. Наличие этих свойств у объектов управления позволяет рассчитывать оптимальное управление с помощью простых математических операций.
Сформулируем определения понятий достижимости и управляемости.
Определение 4.1. Состояние x(t1) линейной системы достижимо, если существует момент времени t0 < t1 и такой вход, который переводит начальное состояние системы x(t0)=0 в желаемое состояние x(t1), при условии, что интервал ( t0 - t0) конечен.
Определение 4.2. Состояние x(t1) линейной системы управляемо, если существует момент времени t2 > t1 и такой вход, который переводит состояние системы x(t1) в состояние x(t2)=0 (начало координат), при условии, что интервал (t2 - t1) конечен.
Для непрерывных систем вида (4.1) каждое достижимое состояние управляемо. Поэтому при анализе непрерывных систем говорят только об управляемости.
Для исследования достижимости используем векторно-матричную модель объекта управления (ОУ) в дискретном времени при Т=1
|
(4.5) |
Теорема 4.1. Состояние системы x(n) достижимо, если и только если ранг матрицы достижимости равен размерности пространства состояний n.
Предположим, что задано начальное состояние x(0). Тогда состояние в момент времени n ( n - порядок системы) определяется соотношением
|
(4.6) |
где
Если матрица WD имеет ранг n , то можно найти n уравнений, решением которых является такой управляющий сигнал, что из начального состояния x(0) система перейдет в желаемое конечное состояние x(n).
Условия управляемости могут быть получены также из выражения (4.6). Из определения 4.2 следует, что . Тогда
|
(4.7) |
Для того чтобы система была управляемой, т. е. могла быть переведена из состояния x(0) 0 с помощью входной последовательности u(0), ... , u(n-1) в состояние x(n)= 0, необходимо, чтобы состояние x(0) принадлежало пространству, натянутому на векторы Векторы должны быть линейно независимы, так как в противном случае состояние x(n)= 0 не может быть достигнуто. Из этого следует:
Теорема 4.2. Состояние x(0) 0 системы (4.5) управляемо, если и только если ранг матрицы равен размерности пространства состояний n.
Очевидно, что теорема справедлива только при невырожденной матрице Ф. Известно, что ранг матрицы останется неизменным, если ее умножить на невырожденную матрицу. Поэтому, если матрицу управляемости умножить слева на Фn , получим матрицу достижимости, то есть при det (Ф ) 0
|
(4.8) |
Если матрица Ф не вырождена, условия достижимости и управляемости эквивалентны.
В непрерывных системах требование достижимости совпадает с требованием управляемости. Поэтому здесь используют только понятие управляемости, заменяя его в большинстве случаев понятием достижимости.
Теорема 4.3. Состояние непрерывной системы управляемо, если и только если ранг матрицы равен размерности пространства состояний.
Дополнительно можно ввести понятие индекса управляемости системы (4.1). Индексом управляемости системы называется такое минимальное целое число y, при котором матрица Qy ,определяемая выражением , имеет ранг, равный размерности пространства состояний n. В общем случае .
Если индекс управляемости системы равен рангу матрицы Qy (y=n), в этом случае речь может идти о полной управляемости динамической системы. В противном случае (y < n) система характеризуется неполной управляемостью.
Рассмотрим два характерных случая:
а) В - матрица-столбец размером n x 1. Матрица управляемости Qy в этом случае - квадратная. Вычисляется определитель. Если определитель det(Qy) 0, матрица имеет ранг, равный порядку системы. В этом случае система полностью управляема;
б) В - матрица размером n x m , то есть система имеет m каналов управления. Матрица управляемости Qy имеет размер n x(n x m): n- строк и n x m столбцов. В общем случае вычисляются n (m-1)+1 определителей матрицы управляемости порядка n каждый. Если хотя бы один из определителей отличен от нуля, система будет полностью управляемой и ранг матрицы управляемости равен порядку системы n.
Пример 4.1. Определим управляемость системы
|
(4.9) |
a)
|
|
матрица управляемости
система управляема.
б)
Вычисляются n (m-1)+1=4 определителя для матриц Q1, ..., Q4 порядка n=3. Матрица для расчета каждого последующего определителя формируется путем отброса первого (в матрицах Q1, ..., Q3) и захвата следующего столбца матрицы управляемости Qу. Если хотя бы один из определителей отличен от нуля, то система управляема. Det(Q1)= -16, значит, система, рассматриваемая в примере, управляема, и другие определители можно не вычислять.
В случае представления объекта управления моделью типа “вход - выход” (4.2) условием его управляемости является отсутствие общих корней полиномов А(s) и B(s), то есть система (4.2) управляема, если и только если алгебраические уравнения
|
4.10 |
|
4.11 |
не имеют общих корней.
Данное условие может быть проверено как непосредственным вычислением корней полиномов, так и косвенным путем.
Многочлены A(s) и B(s) передаточной функции H(s)=B(s)/A(s) имеют, по крайней мере, один общий корень, если их результант, то есть определитель порядка (m+n), det(R)=0, где матрица
|
4.12 |
Таким образом, система, описываемая передаточной функцией H(s) считается управляемой, если ее результант отличен от нуля. Результант имеет порядок m+n, где m- порядок числителя, n- порядок знаменателя.
Результант формируется следующим образом:
а) первые m строк результанта - коэффициенты полинома знаменателя ak (k=0,1,...,n). При этом коэффициенты rii=a0 (i=1,2...,m); вправо от а0 по строке записываются коэффициенты в строке - нулевые. Общее число коэффициентов в строке - (n+m).
б) следующие n строк результанта формируются аналогично с использованием коэффициентов полинома числителя bk (k=0,1,...,m).
Пример. 4.2. Определим управляемость системы, представленной передаточной функцией
|
4.13 |
|
, det(R)=0, система не управляема! |
Прямой расчет корней числителя и знаменателя дает аналогичные результаты, приведенные в табл. 4.1
Таблица 4.1. Результаты расчета корней полиномов числителя и знаменателя передаточной функции
Таким образом, числитель и знаменатель передаточной функции H(s) имеют два общих корня (-1.000, -1.414 и -1.000, 1.414). Значит, система не управляема. Изменение значений корней для этих пар в числителе или знаменателе переведет систему в ранг управляемых, а взаимное расположение корней на комплексной плоскости позволит судить о степени управляемости. Естественно, что изменение корней приведет к некоторому изменению самой передаточной функции H(s). Так, для корней числителя, приведенных ниже в таблице, передаточная функция запишется в виде (4.14)
Наблюдаемость
Для осуществления управления необходимо иметь информацию о текущем состоянии системы, то есть о значениях вектора состояния x(t) в каждый момент времени. Однако некоторые из переменных состояния являются абстрактными, не имеют физических аналогов в реальной системе или же не могут быть измерены. Измеряемыми и наблюдаемыми являются физические выходные переменные y(t).
Таким образом, возникает вопрос: можно ли определить вектор состояния по измеряемому вектору выхода и вектору входа?
Определение 4.3. Состояние x(t) называется наблюдаемым, если в момент времени наблюдения t=t0 можно однозначно определить x(t0) по данным измерения входных u(t) и выходных y(t). переменных на конечном интервале времени.
Для выявления формальных условий наблюдаемости также используем модель (4.5). Действие входного сигнала считается известным, поэтому общность решения не пострадает, если предположить, что u(k) = 0, где k = 0,1, ... , n-1.
Допустим, что даны y(0), y(1), ... , y(n-1), тогда можно записать следующую систему уравнений:
Используя векторную запись, получим
|
4.15 |
Состояние x(0) можно получить из (4.15), если матрица наблюдаемости
|
4.16 |
имеет ранг n.
Теорема 4.4. Система (4.5) наблюдаема, если и только если ранг матрицы наблюдаемости Wn равен размерности пространства состояний.
Аналогично формулируется и условие наблюдаемости для линейных непрерывных стационарных систем.
Теорема 4.5. Система (4.1) наблюдаема, если и только если ранг матрицы
|
4.17 |
равен размерности пространства состояний.
Индексом наблюдаемости системы будет называться такое минимальное целое число v, при котором матрица Qv, определяемая выражением
имеет ранг, равный n.
Если индекс показателя качества системы равен рангу матрицы Qv (v=n), можно говорить о полной наблюдаемости динамической системы. В противном случае (v < n) речь может идти о неполной наблюдаемости системы, а индекс может использоваться для определения порядка необходимого корректирующего фильтра.
Свойства управляемости и наблюдаемости систем необходимо рассматривать совместно для того, чтобы задача об управлении была корректно поставлена и принципиально разрешима.
1. Система представлена следующей ВММ в дискретном времени
Определите состояние x(2)?
2. Система представлена следующей ВММ в дискретном времени
Определите такую управляющую последовательность, что
3. Для каких систем понятия достижимости и управляемости эквивалентны?
4. Система представлена следующей ВММ в дискретном времени
Оцените достижимость, наблюдаемость и управляемость этой системы.
|
№ задания |
Ответ |
|
1 |
|
|
2 |
|
|
3 |
a) для непрерывных систем; b) для систем, представленных ВММ с невырожденной матрицей состояния; |
|
4 |
система достижима, ненаблюдаема и управляема. |