Если у вас возникли сложности с курсовой, контрольной, дипломной, рефератом, отчетом по практике, научно-исследовательской и любой другой работой - мы готовы помочь.
Предоплата всего
Подписываем
3.2. Организация адресной памяти
Отличительным признаком адресной памяти является организация доступа к ячейкам
памяти по адресам, то есть - по номерам, которые поступают на вход ЗУ в закодирован-
ном виде, затем - декодируются тем или иным образом для выбора определенного запо-
минающего элемента (ЗЭ) или их группы. Подобная схема соответствует в большей сте-
пени устройствам с М-поиском, для которых время доступа является постоянной величи-
ной, не зависящей от адреса.
Адресная память с М-поиском (под которой чаще всего подразумевают полупровод-
никовую память) на самом общем уровне включает в себя массив запоминающих элемен-
тов (триггеров, регистров, управляемых конденсаторов и т.д.), адресные дешифраторы для
декодирования адреса ячейки в управляющие импульсы по шинам управления, усилители
адресных и разрядных линий, а также все остальные необходимые логические схемы для
осуществления выборки, считывания и записи и управления ЗУ. Различные варианты ор-
ганизации памяти с М-поиском связаны, прежде всего, с различными способами по-
строения массива ЗЭ и декодирования адреса. С этой точки зрения выделяют память типа
1D, 2D, 2,5D, 3D, 4D - по количеству измерений массива ЗЭ. В памяти типа 1D массив
имеет 1 измерение, то есть адресуется каждый бит памяти. При достаточно большом объ-
еме ЗУ это приводит к сложным схемам дешифраторов и огромному количеству служеб-
ных линий, трассировка которых внутри кристалла вызывает проблемы, а площадь,
занимаемая ими, сопоставима с площадью массива самих ЗЭ. В 2D-памяти ад-
ресуются не отдельные биты, а слова, что улучшает общую картину.
Для большей экономии кристалла необходимо использовать слова еще большей раз-
рядности, что входит в противоречие с разрядностью шин данных ВС, и создает допол-
нительные неудобства. Для их преодоления используют организацию типа 2,5D,
при которой слова системной разрядности (16, 32, 64 и т.д.) объединяются в груп-
пы, адрес ячейки при декодировании в ЗУ делится на 2 части, большая из них использу-
ется для выбора группы, а меньшая - для выбора слова внутри группы.
При 3D организации массив ЗЭ имеет два измерения, то есть выбор
ячейки (слова) осуществляется по двум координатам, при этом адрес ячейки делится на
две равные части, каждая из которых используется для выбора одной из линий по од-
ной из двух координат. В результате и количество линий, и сложность адресных дешиф-
раторов
уменьшается. Дальнейшее развитие такого подхода приводит к памяти с организацией
4D и т.д.
Память с В-поиском также использует адресный способ выборки ячейки (блока)
информации, однако в таких устройствах адрес выступает не как источник кода для
дешифратора, а скорее - как инициализирующее значение для счетчика, который отсчиты-
вает количество последовательно считанных, либо -просмотренных блоков. При обнуле-
нии счетчика последний блок записывается/считывается из массива накопителя. Физиче-
ски к памяти такого типа можно отнести дисковую память (с определенной долей услов-
ности, если рассматривать подсистему «головка чтения/записи - дорожка»), а также, в бо-
лее явном виде - накопители на магнитной ленте.
ЗУ с В-поиском в процессе подсчета блоков могут использовать внешнюю синхрони-
зацию, либо - внутреннюю, то есть быть самосинхронизируемыми. В последнем случае
синхронизация осуществляется с помощью адресных меток, которыми снабжен каждый
блок данных, и которые подсчитываются устройством при выполнении последовательно-
го доступа.
3.3. Безадресная стековая память
В стековой памяти (памяти магазинного типа, организованной по принципу «Послед-
ним вошел - первым вышел» - LIFO - "Last In - First Out") все операции чтения и записи
осуществляются относительно указателя стека (SP-stack pointer). Указатель стека указыва-
ет на ячейку памяти, содержащую последнее внесенное в стек слово. Стековая память
может организовываться программно-аппаратным или аппаратным способом. Команды
обращения к стеку не содержат адресной части, либо эта часть является относительной
величиной, прибавляемой к указателю. Это позволяет сократить длину программы, так
как нет необходимости указывать достаточно длинные адреса, а также - упростить схему
ЗУ при аппаратной реализации стека.
В то же время при работе со стековой памятью приходится осуществлять фактически
последовательный доступ, кроме того, может происходить т.н. переполнение стека - при
попытке записать в полностью заполненный стек очередное значение, либо при считыва-
нии из пустого стека.
Использование стековой памяти будет более эффективным, если процессор, работаю-
щий со стеком, будет поддерживать специальные стековые команды - не только «занести
в стек» и «считать из стека», но и такие, как -«сложить два числа на вершине стека», «пе-
реставить элементы стека» и т.д. Такие команды часто используются в RISC-процессорах,
в микроконтроллерах, управляющих ЭВМ__