Если у вас возникли сложности с курсовой, контрольной, дипломной, рефератом, отчетом по практике, научно-исследовательской и любой другой работой - мы готовы помочь.
Предоплата всего
Подписываем
Лекция 1.
|
0 |
1 |
|
|
0 |
0 |
|
|
0 |
1 |
|
|
1 |
0 |
|
|
1 |
1 |
|
0101 0011 |
Функции |
|
|
0000 |
||
|
0001 |
конъюнкция (И): |
|
|
0010 |
отрицание обратной импликации: |
|
|
0011 |
повторение |
|
|
0100 |
отрицание импликации: |
|
|
0101 |
повторение |
|
|
0110 |
исключающее ИЛИ: ; неравнозначность: |
|
|
0111 |
дизъюнкция (ИЛИ): |
|
|
1000 |
функция Пирса (ИЛИ НЕ): |
|
|
1001 |
равнозначность, эквиваленция: |
|
|
1010 |
||
|
1011 |
импликация: |
|
|
1100 |
||
|
1101 |
обратная импликация |
|
|
1110 |
функция Шеффера: |
|
|
1111 |
Булева алгебра – это математический инструмент, позволяющий описать связи между входом и выходом логических схем при помощи алгебраический функций, то есть булевыми выражениями.
Аксиомы
Дизъюнкция: Конъюнкция:
Законы алгебры логики
1.Комутативность (переместительный закон)
2.Ассоциативность (сочетательный закон)
3.Дистрибутивность (распределительный закон)
4.Поглощение
5.Склеивание
6.Замещение
7.Выявление
8.Отрицание (теорема Моргана)
Теорема Шеннона
|
01010101 |
|
|
00110011 |
|
|
00001111 |
|
|
01011001 |
Дизъюнктивная нормальная форма (ДНФ) – это сумма произведений, когда функция принимает значение единицы, при чем если 1 – без инверсии, если 0 – с инверсией.
Если в каждый минтерм входят все переменные, получаем совершенную конъюнктивную нормальную форму (СДНФ).
Конъюнктивная нормальная форма (КНФ) – произведение сумм, когда функция принимает значение нуля, при чем если 1 – с инверсией, если 0 – без инверсии.
Если в каждый макстерм входят все переменные, получаем совершенную конъюнктивную нормальную форму (СКНФ).
|
01010101 |
|
|
|
00110011 |
|
00001111 |
|
|
00011011 |
Метод карт Карно (диаграмм Вейча)
1) НЕ ();
2) ИЛИ ();
3) И ();
4) И-НЕ ();
5) ИЛИ-НЕ ();
6) ();
7) 2-2И-2ИЛИ-НЕ
8) ;
9) .
Лекция 2.
|
0 |
0 |
1 |
|
0 |
1 |
1 |
|
1 |
0 |
1 |
|
1 |
1 |
0 |
Статические параметры:
|
0 |
0 |
1 |
|
0 |
1 |
0 |
|
1 |
0 |
0 |
|
1 |
1 |
0 |
|
0 |
0 |
1 |
|
0 |
1 |
1 |
|
1 |
0 |
1 |
|
1 |
1 |
0 |
Лекция 3.
|
0 |
0 |
1 |
|
|
0 |
1 |
0 |
|
|
1 |
0 |
0 |
|
|
1 |
1 |
0 |
где - коэффициент объединения.
|
0 |
0 |
1 |
|
|
0 |
1 |
1 |
|
|
1 |
0 |
1 |
|
|
1 |
1 |
0 |
№1.
№2.
№3.
№4.
Лекция 4.
5. Элементы интегральной инжекционной логики (И2Л)
5.1. Базовый ЛЭ
+U – 1..15 В
6. Преобразователи кодов (ПК)
6.1. Синтез ПК
Преобразователи кодов предназначены для перевода чисел из одной формы представления в другую.
Пример. Преобразуем код 421 в код Грея:
6.2. Шифратор
Шифратор – комбинационное устройство для преобразования унитарного кода в двоичный.
Унитарный код – «1 из N», в котором слева в каждом разряде все нули, кроме одного.
Приоритетный шифратор строится на основе неприоритетного в комбинации с преобразователем кода.
Любая выходная переменная принимает значение «1» при условии что ни на один из старших кодов не подана логическая «1».
Достоинство: равномерная задержка распространения сигнала по всем входам. Недостаток: многовходовая схема.
Лекция 5.
Это комбинационное устройство, предназначенное для преобразования двоичного кода в унитарный.
|
0 |
0 |
0 |
0 |
|
|
0 |
0 |
0 |
1 |
|
|
0 |
0 |
1 |
0 |
|
|
0 |
0 |
1 |
1 |
|
|
0 |
1 |
0 |
0 |
|
|
0 |
1 |
0 |
1 |
|
|
0 |
1 |
1 |
0 |
|
|
0 |
1 |
1 |
1 |
|
|
1 |
0 |
0 |
0 |
|
|
1 |
0 |
0 |
1 |
Линейный дешифратор имеет минимальную линию задержки.
Входное слово разделяется на две части и дешифрируется как номер строки и столбца. На пересечении ставится конъюнктор.
Это комбинационное устройство, выполняющее коммутацию одного из n информационных входов в соответствии с адресами.
|
0 |
0 |
|
|
0 |
1 |
|
|
1 |
0 |
|
|
1 |
1 |
Стробированный сигнал нужен для предотвращения несанкционированного подключения выхода к какому-то каналу в процессе переключения адреса.
Мультиплексор на основе дешифратора
Это комбинационное устройство, предназначенное для передачи информации, поступающей по одному входу, и в соответствии с адресом, направляющее в одну из выходных линий.
|
0 |
0 |
0 |
0 |
0 |
|
|
0 |
1 |
0 |
0 |
0 |
|
|
1 |
0 |
0 |
0 |
0 |
|
|
1 |
1 |
0 |
0 |
0 |
Лекция 6.
6.6. Реализация логических функций на мультиплексоре
;
Для реализации логических функций на мультиплексорах нужно:
7. Комбинационные сумматоры (SM)
7.1. Полусумматоры
Сумматоры – комбинационные устройства, реализующие арифметическое сложение двоичных чисел.
7.2. Полный SM
Лекция 7.
Это комбинационное устройство, реализующее вычитание двух одноразрядных чисел.
|
0 |
0 |
0 |
0 |
0 |
|
0 |
1 |
0 |
1 |
1 |
|
1 |
0 |
0 |
0 |
1 |
|
1 |
1 |
0 |
0 |
0 |
|
0 |
0 |
1 |
1 |
1 |
|
0 |
1 |
1 |
1 |
0 |
|
1 |
0 |
1 |
0 |
0 |
|
1 |
1 |
1 |
1 |
1 |
Из соответствующих выражений для суммы с переносами и для разности с заемами можно видеть, что S и D – идентичны, а P и V – отличны.
Если вместо поставить , а вместо – , то
Это значит, что вычитание можно заменить суммированием, представив вычитание в обратном коде с учетом инверсии функции заема. Это необходимо для построения сумматора, выполняющего сложение чисел с произвольными знаками.
Совмещение операций сложения и вычитания требует дополнительного сигнала, устанавливающего режим работы сумматора.
Увеличение быстродействия достигается за сет одновременного формирования сигнала переноса во всех разрядах.
– функция прозрачности.
– функция генерации.
|
0 |
0 |
0 |
0 |
0 |
0 |
|||||
|
1 |
0 |
0 |
0 |
0 |
1 |
|||||
|
2 |
0 |
0 |
0 |
1 |
0 |
|||||
|
3 |
0 |
0 |
0 |
1 |
1 |
|||||
|
4 |
0 |
0 |
1 |
0 |
0 |
|||||
|
5 |
0 |
0 |
1 |
0 |
1 |
|||||
|
6 |
0 |
0 |
1 |
1 |
0 |
|||||
|
7 |
0 |
0 |
1 |
1 |
1 |
|||||
|
8 |
0 |
1 |
0 |
0 |
0 |
|||||
|
9 |
0 |
1 |
0 |
0 |
1 |
|||||
|
10 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
0 |
0 |
|
11 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
|
12 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
|
13 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
|
14 |
0 |
1 |
1 |
1 |
0 |
1 |
0 |
1 |
0 |
0 |
|
15 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
1 |
1 |
|
16 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
|
17 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
1 |
|
18 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
0 |
0 |
|
19 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
1 |
Лекция №8
7.7. Комбинационные перемножители
8. Цифровые компараторы
Цифровые компараторы – логические устройства, реализующие функцию отношения двух чисел.
;
;
+
;
9. Триггеры
Триггеры – спусковые или релаксационные устройства с двумя или более устойчивыми состояниями, в которые они могут переключаться внешним информационным сигналом.
По способу записи информации триггеры подразделяются на:
1) асинхронные;
2) синхронные (тактируемые).
В синхронных триггерах момент переключения определяется моментом смены кодовой комбинации на информационных входах.
В синхронных триггерах смена состояний осуществляется в строго определенные моменты времени, действуя специальным тактирующим импульсом.
По реакции триггеров на входные управляющие воздействия разделяют:
S – Set – «1»;
J=K=1 – T-
1 – 1.
Лекция 9.
9.1.1. RS-триггеры на логических элементах ИЛИ-НЕ
- разрешающее время, определяемое как минимальный период следования входящих сигналов, при котором триггер сохраняет работоспособность. определяет переключения триггера.
- длительность задержки распространения сигнала, измеряемая на выходах триггера по отношению к каждому из входов.
- минимальная длительность входных сигналов, при которых триггер реагирует на управляющее воздействие.
Активный уровень – 1.
|
0 |
0 |
||
|
0 |
1 |
1 |
0 |
|
1 |
0 |
0 |
1 |
|
1 |
1 |
? |
? |
9.1.2. RS-триггеры на логических элементах И-НЕ
Такие триггеры содержат дополнительный тактирующий (синхронизирующий)вход С, определяющий моменты переключения триггера.
На входе (Режим хранения)
Лекция 10.
9.5. RS- триггер типа MS (Master Slave)
C=0: М – режим хранения; S – Qn;
С=1: М – режим установки;
S – режим хранения;
9.6. D – триггера
D – триггер называется триггером задержки.
9.7. D – триггер типа «защелка»
С=0: А=В=1 - режим хранения;
D=0: F=1; B=0; E=0; A=1 – установка в «0»;
D=1: F=0; B=1; E=1; A=0 – установка в «1»;
Для того чтобы использовать D – триггер в счетчиках, нужно соединить вход D с инверсным выходом.
9.8. D – триггер типа MS
9.9. JK – триггер типа «защелка»
9.10. JK – триггер типа МС
10. Регистры (RG)
Регистры – это последовательностные устройства, предназначенные для приема, хранения простых преобразований и передаче двоичных чисел.
Под простым преобразованием понимают сдвиг числа на данное количество разрядов, а также преобразование последовательного двоичного кода в параллельный и наоборот.
В зависимости от способа приема и передачи двоичной информации, различают параллельные, последовательностные и универсальные регистры.
В параллельных регистрах «ввод-вывод» всех разрядов числа производится одновременно за один такт.
Для построения n-разрядного регистра нужно n триггеров.
В последовательностных регистрах «ввод-вывод» информации осуществляется через один информационный вход и один выход, порозрядно со сдвигом числа. Поэтому последовательностный регистр называют сдвигающим. За один такт вводимая или выводимая информация сдвигается на один разряд вправо или влево. Сдвигающие регистры, реализующие по команде управления сдвиги информации, называют реверсивными.
Последовательно-параллельные регистры имеют один информационный вход для последовательного ввода числа в режиме сдвига и выходные схемы для подачи n-разрядного числа параллельным кодом, то есть для преобразования последовательного кода в параллельный.
В параллельно-последовательном регистре информация вводится параллельным кодом за один такт через тактируемые входные схемы, а выводится параллельно по одному разряду за один такт, то есть реализуется преобразование параллельного кода в последовательный.
Лекция 11.
10.1. Параллельные регистры
10.2. Сдвигающие регистры
Это последовательностные устройства, предназначенные для подсчета и запоминания числа импульсов, поданных в определенном временном интервале на вход. Существуют суммирующие, вычитающие, реверсивные счетчики. По способу организации переноса: последовательные, асинхронные, синхронные, комбинированные.
Основные параметры: , быстродействие.
– максимальное число импульсов, которые счетчик может посчитать и запомнить без повторения состояния.
Быстродействие – максимальная частота следования импульсов.
Лекция 12.
.
Это счетчик с управляемым направлением счета. Для его построения нужно между разрядами включить логическую схему, обеспечивающую связь счетного входа второго и последующего разрядов с выходами (для суммирования) или с (для вычитания).
Лекция 13.
|
Событие |
S R |
D |
J K |
|
0 - |
0 |
0 - |
|
|
1 0 |
1 |
1 - |
|
|
0 1 |
0 |
- 1 |
|
|
- 0 |
1 |
- 0 |
|
0 |
0 |
0 |
0 |
|
1 |
0 |
0 |
0 |
|
0 |
1 |
0 |
0 |
|
1 |
1 |
0 |
0 |
|
0 |
0 |
1 |
0 |
|
1 |
0 |
1 |
0 |
|
0 |
1 |
1 |
0 |
|
1 |
1 |
1 |
0 |
|
0 |
0 |
0 |
1 |
|
1 |
0 |
0 |
1 |
Лекция 13.
Аналогово-цифровые и цифро-аналоговые преобразователи
(ЦАП и АЦП)
Общая характеристика
АЦП: преобразовывают аналоговый сигнал (АС) в цифровой (ЦС).
ЦАП: преобразовывают цифровой сигнал (ЦС) в аналоговый (АС).
Чем больше разрядов, тем больше погрешность младшего разряда.
Цифро-аналоговые преобразователи
Структура ЦАП:
Оценка погрешности:
- максимальное отклонение прямой;
- погрешность коэффициента передачи;
По конструктивному представлению различают: модульные, гибридные ЦАП.
Принцип построения ЦАП
Основой есть матрица 1/2, 1/4, 1/8…
Матрица взвешенных регистров:
Сумматор взвешенных токов:
Матрица R-2R:
Инверсное включение матрицы R-2R:
Лекция 14.
Запоминающие устройства (память)
Общая характеристика
ЗУ – совокупность различных устройств, предназначенных для приема, хранения, передачи двоичной информации.
Категории памяти: а) внутренняя; б) внешняя;
Память классифицируют:
Внутренние ЗУ – для хранения программ и данных, обрабатываемых в текущий момент времени.
Внутренние ЗУ бывают:
- оперативные (высокое быстродействие, небольшая емкость);
- КЭШ – память (для хранения промежуточных данных, дублированной информации);
- постоянная (заносятся константы);
Внешние ЗУ – для длительного хранения больших массивов памяти (объем памяти больше, однако быстродействие небольшое). Внешние ЗУ энергонезависимы.
Полупроводниковая память. Параметры памяти:
Структурная организация, входные и выходные сигналы
Элементы памяти:
Организация памяти: Микросхемы памяти:
- сигнал разрешения работы схемы
Основные структуры полупроводниковой памяти
Организация структуры памяти может быть на одной плоскости или в объеме.
Постоянная память
ПП – память, которая сохраняется и не меняется во времени (ПЗУ, ROM) – программируется одноразово, изготовителем.
ППЗУ, PROM (Program. ROM) – программируется один раз - пользователем, электрическим способом.
РПЗУ, EPROM – программируется и стирается многократно электрическим способом.
РПЗУ. УФ – стирается ультрафиолетовым излучением.
EE PROM с электрическим стиранием
Задается положительное напряжение (от 25 до 28 В)
Оперативные ЗУ
Предназначены для быстрой записи и стирания информации.
Конденсатор поддерживает устойчивое состояние.
Лекция 15.
Использование ЦАП
|
Тип ЦАП |
Парам. |
Технолог. |
|||||
|
К572ПА1 К572ПА2 |
10 12 |
5 мкс 15мкс |
0.1% 0.05% |
3% 0.5% |
5-17В |
17В 15В |
ТТЛ КМДП |
|
К5941 |
12 |
3.5мкс |
0.074% |
0.2% |
5-15В |
10В |
ТТЛ |
|
К111ПА1 К111ПА2 |
8 10 |
20 нс 50 нс |
5% 0.195% |
0.9% 0.2% |
5В 5В |
-6В -1.02В |
ЭСЛ ЭСЛ |
Аналогово-цифровые преобразователи
Общая характеристика
Основной составляющей такого АЦП является компаратор.
АЦП развертывающего типа (с внутренним ЦАП)
Считаем, что быстродействие быстрее сигнала.