Если у вас возникли сложности с курсовой, контрольной, дипломной, рефератом, отчетом по практике, научно-исследовательской и любой другой работой - мы готовы помочь.
Предоплата всего
Подписываем
ЛЕКЦИЯ №6. ФИЗИЧЕСКАЯ И ФУНКЦИОНАЛЬНАЯ СТРУКТУРА МП.
6.1 Физическая структура МП
6.2 Функциональная структура МП
- УУ
- АЛУ
- МПП
- Интерфейсная часть
6.3 Контрольные вопросы
Рис. 6.1- Упрощенная структурная схема микропроцессора
Физическая структура микропроцессора достаточно сложна. Ядро процессора содержит главный управляющий и исполняющие модули — блоки выполнения операций над целочисленными данными. К локальным управляющим схемам относятся: блок плавающей запятой, модуль предсказания ветвлений, модуль преобразования CISC-инструкций во внутренний RISC-микрокод, регистры микропроцессорной памяти (в МП типа VLIW до 256 регистров), регистры кэшпамяти 1-го уровня (отдельно для данных и инструкций), шинный интерфейс и многое другое.
В состав микропроцессора Pentium обычно входят следующие физические компоненты:
□ Core — ядро МП;
□ Execution Unit — исполняющий модуль;
□ Integer ALU — АЛУ для операций с целыми числами (с фиксированной запятой);
□ Registers — регистры;
□ Floating Point Unit — блок для работы с числами с плавающей запятой;
□ Primary Cache — кэш первого уровня, в том числе кэш данных (Data Cache) и кэш команд (Code Cache);
□ Instruction Decode and Prefetch Unit и Branch Predictor — блоки декодирования инструкций, опережающего их исполнения и предсказания ветвлений;
□ Bus Interface — интерфейсные шины, в том числе 64- и 32-битовая, и выход на системную шину к оперативной памяти.
Функционально МП можно разделить на две части:
□ операционную часть, содержащую устройство управления (УУ), арифметико-логическое устройство (АЛУ) и микропроцессорную память (МПП) (за исключением нескольких адресных регистров);
□ интерфейсную часть, содержащую адресные регистры МПП; блок регистров команд — регистры памяти для хранения кодов команд, выполняемых в ближайшие такты; схемы управления шиной и портами.
Обе части МП работают параллельно, причем интерфейсная часть опережает операционную, так что выборка очередной команды из памяти (ее запись в блок регистров команд и предварительный анализ) выполняется во время выполнения операционной частью предыдущей команды. Современные микропроцессоры имеют несколько групп регистров в интерфейсной части, работающих с различной степенью опережения, что позволяет выполнять операции в конвейерном режиме. Такая организация МП позволяет существенно повысить его эффективное быстродействие.
Устройство управления
Устройство управления (УУ) является функционально наиболее сложным устройством ПК — оно вырабатывает управляющие сигналы, поступающие по кодовым шинам инструкций (КШИ) во все блоки машины. Упрощенная функциональная схема УУ показана на рис. 5.2.
На рис. 6.2 представлены:
□ регистр команд — запоминающий регистр, в котором хранится код команды: код выполняемой операции (КОП) и адреса операндов, участвующих в операции. Регистр команд расположен в интерфейсной части МП, в блоке регистров команд;
□ дешифратор операций — логический блок, выбирающий в соответствии с поступающим из регистра команд кодом операции (КОП) один из множества имеющихся у него выходов;
□ постоянное запоминающее устройство (ПЗУ) микропрограмм хранит в своих ячейках управляющие сигналы (импульсы), необходимые для выполнения в блоках ПК процедур обработки информации. Импульс по выбранному дешифратором операций в соответствии с кодом операции проводу считывает из ПЗУ микропрограмм необходимую последовательность управляющих сигналов;
Кодовая шина данных
Рисунок 6.2 – Функциональная схема УУ.
□ узел формирования адреса (находится в интерфейсной части МП) — устройство, вычисляющее полный адрес ячейки памяти (регистра) по реквизитам, поступающим из регистра команд и регистров МПП;
□ кодовые шины данных, адреса и инструкций — часть внутренней интерфейсной шины микропроцессора.
В общем случае УУ формирует управляющие сигналы для выполнения следующих основных процедур:
□ выборки из регистра-счетчика IP адреса команды МПП и адреса ячейки ОЗУ, где хранится очередная команда программы;
□ выборки из ячеек ОЗУ кода очередной команды и приема считанной команды в регистр команд;
□ расшифровки кода операции и признаков выбранной команды;
□ считывания из соответствующих расшифрованному коду операции ячеек ПЗУ микропрограмм управляющих сигналов (импульсов), определяющих все всех блоках машины процедуры выполнения заданной операции, и пересылки управляющих сигналов в эти блоки;
□ считывания из регистра команд и регистров МПП отдельных составляющие адресов операндов (чисел), участвующих в вычислениях, и формировании полных адресов операндов;
□ выборки операндов (по сформированным адресам) и выполнения заданной] операции обработки этих операндов;
□ записи результатов операции в память;
□ формирования адреса следующей команды программы.
Арифметико-логическое устройство
Арифметико-логическое устройство (АЛУ) предназначено для выполнения арифметических и логических операций преобразования информации. Функционально в простейшем варианте АЛУ (рис.6.3) состоит из двух регистров, сумматора и схем управления (местного устройства управления).
Сумматор — вычислительная схема, выполняющая процедуру сложения поступающих на ее вход двоичных кодов; сумматор имеет разрядность двойного машинного слова.
Регистры — быстродействующие ячейки памяти различной длины: регистр имеет разрядность двойного слова, а регистр 2 — разрядность слова. При выполнении операций в регистр 1 помещается первое число, участвующее в операции, а по завершении операции — результат; в регистр 2 — второе число, участвующеев операции (по завершении операции информация в нем не изменяется). Регистр 1 может и принимать информацию с кодовых шин данных, и выдавать информацию на них; регистр 2 только получает информацию с этих шин.
Рис. 6.3 Функциональная схема АЛУ
Схемы управления принимают по кодовым шинам инструкций управляющие сигналы от устройства управления и преобразуют их в сигналы для управления работой регистров и сумматора АЛУ.
АЛУ выполняет арифметические операции «+», «-», «х» и «:» только над двоичной информацией с запятой, фиксированной после последнего разряда, то есть только над целыми двоичными числами. Выполнение операций над двоичными числами с плавающей запятой и над двоично-кодированными десятичными числами осуществляется с привлечением математического сопроцессора или по специально составленным программам.
Рассмотрим в качестве примера выполнение команды умножения. Перемножаются числа 1101 и 1011 (числа для простоты взяты 4-битовыми). Множимое находится в регистре 1, имеющем удвоенную по отношению к регистру 2 разрядность; множитель размещается в регистре 2. Операция умножения требует для своего выполнения нескольких тактов. В каждом такте число из регистра 1 проходит в сумматор (имеющий также удвоенную разрядность) только в том случае, если в младшем разряде регистра 2 находится 1.
□ В данном примере в первом такте число 1101 пройдет в сумматор, и в этом же первом такте число в регистре 1 сдвигается на 1 разряд влево, а число в регистре 2 — на 1 разряд вправо. В конце такта после сдвигов в регистре 1 будет находиться число 11010, а в регистре 2 — число 101.
□ Во втором такте число из регистра 1 пройдет в сумматор, так как младший Разряд в регистре 2 равен 1; в конце такта числа в регистрах опять будут сдвинуты влево и вправо так, что в регистре 1 окажется число 110100, а в ре гистре 2 — число 10.
□ В третьем такте число из регистра 1 не пройдет в сумматор, так как младший разряд в регистре 2 равен 0; в конце такта числа в регистрах будут сдвинуты влево и вправо так, что в регистре 1 окажется число 1101000, а в регистре 2 — число 1.
□ На четвертом такте число из регистра 1 пройдет в сумматор, поскольку младший разряд в регистре 2 равен 1; в конце такта числа в регистрах будут сдвинуты влево и вправо так, что в регистре 1 окажется число 11010000, а в регистре 2 — число 0. Поскольку множитель в регистре 2 стал равным 0, операция умножения заканчивается. В результате в сумматор последовательно поступят и будут сложены числа: 1101, 11010, 1101000; их сумма 10001111 (143 в десятичной системе) и будет равна произведению чисел 1101 х 1011 (13 х 11 десятичные).
МИКРОПРОЦЕСОРНАЯ ПАМЯТЬ.
Помимо ячеек оперативной памяти для хранения данных (правда, кратковре менного) .можно использовать и регистры - ячейка памяти внутри процессора. Доступ к регистрам осуще ствляется намного быстрее, чем к ячейкам памяти, поэтому использование реги стров заметно уменьшает время выполнения программ.
Разрядность регистра определяет количество разрядов данных, обрабатываемых процессором, а также характеристики про граммного обеспечения и команд, выполняемых чипом. Например, процессоры с 32-раз рядными внутренними регистрами могут выполнять 32-разрядные команды, которые обра батывают данные 32-разрядными порциями, а процессоры с 16-разрядными регистрами этого делать не могут. Процессоры, начиная с 386 и заканчивая Pentium 4, имели 32-разрядные регистры и поэтому могли обеспечивать работу одних и тех же 32-разрядных приложений. Процессоры Core 2 и Athlon 64 имеют как 32-, так и 64-разрядные регистры; это значит, что на них можно запускать существующие 32-разрядные приложения и их но вые 64-разрядные версии.
Микропроцессорная память (МПП) базового МП 8088 включает в себя 14 двухбайтовых (16 разрядных)запоминающих регистров. У МП 80286 и выше имеются дополнительные регистры, например, у МП типа VLIW есть 256 регистров, из которых 128 — регистры общего назначения. У МП 80386 и выше некоторые регистры, в том числе и регистры общего назначения, — четырехбайтовые (у МП Pentium есть и восьмибайтовые регистры). Но в качестве базовой модели, в частности для языка программирования Assembler и отладчика программ Debug, используется 14-регистровая система МПП.
Все регистры можно разделить на четыре группы (рис. 6.4):
□ универсальные регистры: АХ, ВХ, СХ, DX;
□ сегментные регистры: CS, DS, SS, ES;
□ регистры смещения: IP, SP, ВР, SI, DI;
□ регистр флагов: FL.
Рис. 6.4. Регистры МПП
Если регистры 4-байтовые или 8-байтовые, их имена несколько изменяются: например, 4-байтовые универсальные регистры АХ, ВХ, СХ, DX именуются ЕАХ, ЕВХ, ЕСХ, EDX соответственно. При этом если используется их двухбайтовая или однобайтовая часть, наименования этих частей регистров соответствуют рассматриваемым далее.
Универсальные регистры
Регистры АХ, ВХ, СХ и DX являются универсальными (их часто называют регистрами общего назначения — РОН); каждый из них может использоваться для временного хранения любых данных, при этом позволено работать с каждым регистром целиком, а можно отдельно и с каждой его половиной (регистры АН, ВН, СН, DH — старшие (High) байты, а регистры AL, BL, CL, DL — младшие (Low) байты соответствующих двухбайтовых регистров, можно сказать, что каждый из этих регистров состоит из двух байтовых регистров). Но каждый из универсальных регистров может использоваться и как специальный при выполнении некоторых конкретных команд программы.
Особенностью всех этих регистров является то, что их можно использовать в любых арифметических, логических и т. п. машинных операциях. Например, можно сложить число из регистра АХ с числом из регистра ВХ.
□ регистр АХ — регистр-аккумулятор, через его порты осуществляется ввод-вывод данных в МП, а при выполнении операций умножения и деления АХ используется для хранения первого числа, участвующего в операции (множимого, делимого), и результата операции (произведения, частного) после ее завершения;
□ регистр ВХ часто используется для хранения адреса базы в сегменте данных и начального адреса поля памяти при работе с массивами;
□ регистр СХ — регистр-счетчик, используется как счетчик числа повторений при циклических операциях;
□ регистр DX используется как расширение регистра-аккумулятора при работе с 32-разрядными числами и при выполнении операций умножения и деления, используется для хранения номера порта при операциях ввода-вывода и т. д.
Сегментные регистры
Регистры сегментной адресации CS, DS, SS, ES используются для хранения начальных адресов полей памяти (сегментов), отведенных в программах для хранения:
□ команд программы (сегмент кода — CS);
□ данных (сегмент данных — DS);
□ стековой области памяти (сегмент стека — SS);
□ дополнительной области памяти данных при межсегментных пересылках (расширенный сегмент — ES), поскольку размер сегмента в реальном режиме работы МП ограничен величиной 64 Кбайт.
Ни в каких арифметических, логических и т. п. операциях эти регистры не могут участвовать. Можно только записывать в них и считывать из них, да и то здесь есть определенные ограничения.
Эти регистры используются для сегментирования адресов, которое является разновидностью модификации адресов и которое используется для сокращения размера команд. Суть дела здесь в следующем.
Если в ЭВМ используется память большого объема, тогда для ссылок на ее ячейки приходится использовать "длинные" адреса, а поскольку эти адреса ука зываются в командах, то и команды оказываются "длинными". Это плохо, т. к. увеличиваются размеры машинных программ. Сократить размеры команд при "длинных" адресах" можно, например, так. Любой адрес А можно представить в виде суммы B+D, где В - начальный адрес (база) того участка (сегмента) памяти, в котором находится ячейка A, a D - это смещение, адрес ячейки А, отсчитанный от начала этого сегмента (от В). Если сегменты памяти небольшие, тогда и величина D будет небольшой, поэтому большая часть "длинного" адреса А будет сосредоточена в базе В. Этим и можно воспользоваться: если в команде надо указать адрес А, тогда "упрятываем" базу В в какой-нибудь регистр S, а в команде вместо А указываем этот регистр и смещение D. Поскольку для записи D надо меньше места, чем для адреса А, то тем самым уменьшается размер команды. С другой стороны, благодаря модификации адресов данная команды будет работать с адресом, равным сумме D и содержимого регистра S, т. е. с нужным нам адресом А.
Рассмотренный способ задания адресов в командах называется сегментирова нием адресов (другое название - базирование адресов), а регистры, используемые для хранения начальных адресов сегментов памяти, - сегментными. В ПК в каче стве сегментных регистров можно использовать не любой регистр, а только один из следующих четырех: CS, DS, SS и ES.
В ПК размеры сегментов памяти не должны превышать 64 Кб (216 = 65536), поэтому смещения здесь - это 16-разрядные адреса. Поскольку сегментирование адресов применяется в отношении всех команд, операнды которых берутся из памяти, то в командах явно указываются только 16-разрядные адреса (смещения), а не "длинные" 20-разрядные адреса. Кроме того, в ПК принят ряд соглашений, которые позволяют во многих командах не указывать явно сегментные регистры. В связи с этим во многих программах, особенно небольших, можно ни разу не встретить 20-разрядные адреса и сегментные регистры, и создается впечатление, что ПК - это ЭВМ с 16-разрядными адресами. Учитывая это и не желая вначале усложнять рассказ про ПК сегментированием адресов, договоримся на первых порах считать, что в ПК используются только 16-разрядные адреса, и лишь позже (в гл. 7) мы вспомним, что в ПК настоящие адреса все-таки 20-разрядные. Одно временно договоримся термином "адрес" обозначать 16-разрядные адреса (сме щения), указываемые в командах, а 20-разрядные адреса будем называть абсолютными адресами (другое название - физические адреса). Таким образом, адреса меняются от 0000h до FFFFh, а абсолютные адреса - от 00000h до FFFFFh.
Что касается упомянутых соглашений, принятых в ПК, то суть их в следую щем: в регистре CS должен находиться начальный адрес сегмента команд - той области памяти, где расположены команды программы; регистр DS должен ука зывать на начало сегмента данных, в котором размещаются данные программы; регистр SS должен указывать на начало области памяти, отведенной под стек. Если так и сделать, тогда при ссылках на эти сегменты (команд, данных и стека) можно явно не указывать в командах соответствующие сегментные регистры (CS, DS и SS), они будут подразумеваться по умолчанию.
Регистры смещений
Регистры смещений (внутрисегментной адресации) IP, SP, BP, SI,DI предназначены для хранения относительных адресов ячеек памяти внутри сегментов (смещений относительно начала сегментов):
□ регистр IP (Instruction Pointer) — смещение адреса текущей команды программы;
□ регистр SP (Stack Pointer) — смещение вершины стека (текущего адреса стека);
□ регистр ВР (Base Pointer) — смещение начального адреса поля памяти, непосредственно отведенного под стек;
□ регистры SI, DI (Source Index и Destination Index соответственно) предназначены для хранения адресов индекса источника и приемника данных при операциях над строками и им подобных.
В регистре IP всегда находится адрес команды, которая должна быть выпол нена следующей. Более точно, в IP находится адрес этой команды, отсчитанный от начала сегмента команд, на начало которого указывает регистр CS. Поэтому абсолютный адрес этой команды определяется парой регистров CS и IP. Измене ние любого из этих регистров есть ничто иное, как переход. Поэтому содержимое регистра IP (как и CS) можно менять только командами перехода.
Что же касается специализации регистра SP, то он используется при работе со стеком. Стек - это хранилище информации, функционирующее по правилу: первым из стека всегда считывается элемент, записанный в стек последним. Стек полезен во многих случаях, например, для реализации процедур. В ПК имеются команды, поддерживающие работу со стеком. Так вот, в этих командах предполагается, что регистр SP указывает на ячейку стека, в которой находится элемент, записанный в стек последним.
Регистр флагов
Регистр флагов F содержит условные одноразрядные признаки-маски, или флаги, управляющие прохождением программы в ПК; флаги работают независимо друг от друга, и лишь для удобства они помещены в единый регистр. Всего в регистре содержится 9 флагов: 6 из них статусные, они отражают результаты операций, выполненных в компьютере (их значения используются, например, при выполнении команд условной передачи управления — команд ветвления программы), а 3 других — управляющие, непосредственно определяют режим исполнения программы.
Статусные флаги:
□ CF (Carry Flag) — флаг переноса. Содержит значение «переносов» (0 или 1) из старшего разряда при арифметических операциях и некоторых операциях сдвига и циклического сдвига;
□ PF (Parity Flag) — флаг четности. Проверяет младшие восемь битов результатов операций над данными. Нечетное число единичных битов прив.одит к установке этого флага в 0, а четное — в 1;
□ AF (Auxiliary Carry Flag) — флаг логического переноса в двоично-десятичной арифметике. Вспомогательный флаг переноса устанавливается в 1, если арифметическая операция приводит к переносу или заему четвертого справа бита однобайтового операнда. Этот флаг используется при арифметических операциях над двоично-десятичными кодами и кодами ASCII;
□ ZF (Zero Flag) — флаг нуля. Устанавливается в 1, если результат операции равен нулю; если результат не равен нулю, ZF обнуляется;
□ SF (Sign Flag) — флаг знака. Устанавливается в соответствии со знаком результата после арифметических операций: положительный результат устанавливает флаг в 0, отрицательный — в 1;
□ OF (Overflow Flag) — флаг переполнения. Устанавливается в 1 при арифметическом переполнении: если возник перенос в знаковый разряд при выполнении знаковых арифметических операций, если частное от деления слишком велико и переполняет регистр результата и т. д.
Управляющие флаги:
□ TF (Trap Flag) — флаг системного прерывания (трассировки). Единичное состояние этого флага переводит процессор в режим пошагового выполнения программы (режим трассировки);
□ IF (Interrupt Flag) — флаг прерываний. При нулевом состоянии этого флага прерывания запрещены, при единичном — разрешены;
□ DF (Direction Flag) — флаг направления. Используется в строковых операциях для задания направления обработки данных. При нулевом состоянии флага команда увеличивает содержимое регистров SI и DI на единицу, обусловливая обработку строки «слева направо»; при единичном — «справа налево».
32 и 64-х Разрядные регистры
Процессоры могут оперировать с операндами разнообразных типов и размеров:
♦ целыми числами (со знаком и без знака) размером в байт, слово (16 бит), двойное слово (DWord, 32 бита), учетверенное слово (QWord, 64 бит) и двой ное учетверенное слово (DQWord, 128 бит);
♦ строками байтов, слов, двойных и учетверенных слов;
♦ битами, битовыми полями и строками битов;
♦ числами в формате с плавающей точкой (FP) размером в 32, 64 и 80 бит.
Возможность работы с длинными операндами (64 и 128 бит) появилась в про цессорах с расширениями ММХ и ХММ, базовая архитектура IA-32 таких возможностей не предоставляла. Операнды инструкций могут находиться в ре гистрах процессора, памяти (или в порте ввода-вывода), а также в самой инст рукции (непосредственный операнд). Наиболее эффективно процессор работает с операндами, расположенными в его регистрах. Состав регистров, с которыми работают прикладные программы, приведен на рис.6.5
Рис 6.5 – регистры процессоров х86
Названия 32-битных регистров начинаются с буквы Е, названия 64-битных — с буквы R. Блоки FPU (математический сопроцессор), ММХ и ХММ в архитек туре процессоров IA-32 х86 держатся особняком. Они присутствуют не во всех процессорах и являются пристройками к центральному процессору с его набо ром обычных целочисленных регистров. Эти блоки предназначены для ускоре-ния вычислений с данными различных форматов.
Все процессоры имеют целочисленное арифметико-логическое устройство (АЛУ), с которым связаны регистры общего назначения. Это их название для классического процессора х86 условно, поскольку регистры неравноправны и у каждого есть свое «амплуа»: одни регистры предназначены для арифмети ко-логических операций, другие — для вычисления адреса и т. п. В 32-битных процессорах были только 8 общих регистров, к которым можно было обращать ся и как к 16-, и как к 32-битным (например, АХ и ЕАХ). Четыре регистра допуска ли и побайтное обращение к младшему или старшему байту (например, AL и АН). В 64-битном расширении добавили еще 8 общих регистров (R8...R15), и обраще ния к ним унифицировали: к любому из 16 общих регистров можно обращаться как к 64-, 32-, 16- или 8-битному регистру (всегда используются младшие биты).
Регистр флагов EFLAGS служит для хранения признаков результатов выполнения инструкций (знак, переполнение, ноль, и т. п.), в нем же расположен и флаг раз решения прерываний.
Регистр-указатель инструкции EIP соответствует «счетчику команд» фон-ней мановской машины, он содержит логический адрес текущей инструкции.
Интерфейсная часть МП
Интерфейсная часть МП предназначена для связи и согласования МП с системной шиной ПК, а также для приема, предварительного анализа команд выполняемой программы и формирования полных адресов операндов и команд. Интерфейсная часть включает в свой состав:
□ адресные регистры МПП;
□ узел формирования адреса;
□ блок регистров команд, являющийся буфером команд в МП;
□ внутреннюю интерфейсную шину МП;
□ схемы управления шиной и портами ввода-вывода.
Некоторые из названных устройств, такие как узел формирования адреса и регистр команды, непосредственно выполняемой МП, функционально входят в состав устройства управления.
Порты ввода-вывода — это пункты системного интерфейса ПК, через которые МП обменивается информацией с другими устройствами. Всего портов у МП может быть 65 536 (равно количеству разных адресов, которые можно представить числом формата «слово»). Каждый порт имеет адрес — номер порта; по существу, это адрес ячейки памяти, являющейся частью устройства ввода-вывода, использующего этот порт, а не частью основной памяти компьютера.
Порту устройства соответствуют аппаратура сопряжения и два регистра памяти — для обмена данными и управляющей информацией. Некоторые внешние устройства используют и основную память для хранения больших объемов информации, подлежащей обмену. Многие стандартные устройства (НЖМД, НГМД, клавиатура, принтер, сопроцессор и т. д.) имеют постоянно закрепленные за ними порты ввода-вывода. Схема управления шиной и портами выполняет следующие функции:
□ формирование адреса порта и управляющей информации для него (переключение порта на прием или передачу и т. д.);
□ прием управляющей информации от порта, информации о готовности порта и его состоянии;
□ организация сквозного канала в системном интерфейсе для передачи данных между портом устройства ввода-вывода и МП.
Схема управления шиной и портами использует для связи с портами кодовые шины инструкций, адреса и данных системной шины: при доступе к порту МП посылает сигнал по кодовой шине инструкций (КШИ), который оповещает все устройства ввода-вывода, что адрес на кодовую шину адреса (КША) является
адресом порта, а затем посылает и сам адрес порта. Устройство с совпадающим адресом порта дает ответ о готовности. После этого по кодовой шине данных (КШД) осуществляется обмен данными.
Контрольные вопросы