Поможем написать учебную работу
Если у вас возникли сложности с курсовой, контрольной, дипломной, рефератом, отчетом по практике, научно-исследовательской и любой другой работой - мы готовы помочь.
Если у вас возникли сложности с курсовой, контрольной, дипломной, рефератом, отчетом по практике, научно-исследовательской и любой другой работой - мы готовы помочь.
Конкретные системы оперативной памяти.
Память, хранящая обрабатываемые в текущее время данные и выполняемые команды (программу), называется основной памятью
RAM составляет основу системной памяти.
В ПК в большинстве случаях основная оперативная память строится на микросхемах динамического типа
(DRAM Dynamic Random Access Memory),
где в качестве запоминающего элемента (ЗЭ) используется простейшая сборка, состоящая из одного транзистора и одного конденсатора
Основными причинами широкого применения этой памяти является высокая плотность малое потребление энергии
Но имеются и недостатки:
каждый запоминающий элемент представляет, по сути дела,
разряжаемый со временем конденсатор,
поэтому чтобы предотвратить потерю хранящейся в конденсаторах информации, микросхема RAM постоянно должна регенерироваться.
Имеется другой вид памяти, который лишен этого недостатка.
Эта память называется статической
(Static RAM ),
RAM (Random Access Memory), память с произвольным доступом. |
|
DRAM |
SRAM |
В качестве Запоминающего Элемента используется элемент из одного транзистора и одного конденсатор |
В качестве Запоминающего Элемента используется так называемый статический триггер |
больше |
плотность упаковки микросхем SRAM меньше, чем для DRAM. |
Если бы SRAM устанавливалась в качестве оперативной памяти, то это привело бы к увеличению быстродействия ПК, однако при этом существенно изменилась бы его стоимость, поскольку стоимость микросхемы SRAM значительно выше стоимости DRAM. |
|
Так, для асинхронной SRAM чтение одного слова выполняется за 3 такта, запись одного слова выполняется за 4 такта, |
|
FPM DRAM (Fast page mode DRAM) представляет собой стандартный тип памяти, быстродействие которой составляет ( или 70 нс |
|
EDO RAM (RAM с расширенным выходом). |
Для повышения быстродействия в настоящее время применяются различные архитектурно-логические решения. Сейчас имеется множество различных типов памяти, отличающихся друг от друга своими основными характеристиками.
Основная память соединяется с процессором
посредством адресной шины и шины данных.
Каждая шина состоит из множества электрических цепей (линий или бит).
Ширина (разрядность) адресной шины определяет,
сколько адресов может быть в ОЗУ (адресное пространство), а шины
ширина шин данных определяет сколько данных может быть передано за один цикл.
Например, в 1985 г. процессор Intel 386 имел
32-разрядную адресную шину,
что дало возможность поддерживать адресное пространство в 4 Гбайт.
В процессоре Pentium (1993 г.) ширина шины данных была увеличена до
64 бит, что позволяет передавать 8 байт информации одновременно.
Количество бит, которое процессор может передать за один цикл шины,
влияет на производительность компьютера и
определяет, какой тип памяти требуется.
Дело в том, что
при обращении к памяти на считывание или запись
первого машинного слова расходуется больше тактов, чем на обращение к
трем последующим словам.
Динамическая память
Динамическая память (DRAM) в современных ПК используется обычно в качестве оперативной памяти общего назначения, а также как память для видеоадаптера.
Из применяемых в современных и перспективных ПК типов динамической памяти наиболее известны
DRAM и FPM DRAM,
EDO DRAM и
BEDO DRAM,
EDRAM и
CDRAM, Synchronous DRAM,
DDR SDRAM и SLDRAM,
видеопамять MDRAM,
VRAM,
WRAM и SGRAM,
RDRAM и некоторые другие (табл. 2.2).
Микросхема памяти (DRAM)
представляет собой прямоугольный массив ячеек
со вспомогательными логическими схемами,
которые используются для
чтения или записи данных, а также
цепей регенерации, поддерживающих целостность данных.
Массивы памяти организованы в строки (raw) и столбцы (column) ячеек памяти, именуемые соответственно линиями слое (wordlines) и линиями бит (bitlines).
Каждая ячейка памяти имеет уникальное размещение, задаваемое пересечением строки и столбца.
Цепи, поддерживающие работу памяти, включают:
усилители, считывающие сигнал, обнаруженный в ячейке памяти;
схемы адресации для выбора строк и столбцов;
схемы выбора адреса строки (Row address select /RAS) и
схемы выбора столбца (Column address select /CAS),
чтобы открывать и закрывать адреса строк и столбцов, а также
начинать и заканчивать операции чтения и записи;
цепи записи информации и
цепи чтения информации;
внутренние счетчики или регистры, следящие за циклами регенерации данных;
схемы разрешения вывода (Output enable ОЕ).
Каждый бит такой памяти
представляется в виде наличия, (или отсутствия) заряда на конденсаторе,
образованном в структуре полупроводникового кристалла.
Конденсатор управляет транзистором.
Если транзистор открыт и ток идет, это означает «1», если закрыт «О».
С течением времени конденсатор разряжается, и его заряд нужно периодически восстанавливать.
Между периодами доступа к памяти посылается электрический ток, обновляющий заряд на конденсаторах для поддержания целостности данных (вот почему данный тип памяти называется динамическим ОЗУ).
Этот процесс называется регенерацией памяти.
Интервал регенерации измеряется в наносекундах (нс) и это число отражает «скорость» ОЗУ.
Большинство ПК на основе процессоров Pentium используют скорость 60 или 70 не.
Процесс регенерации снижает скорость доступа к данным, поэтому доступ к DRAM обычно осуществляется через кэш-память.
Однако когда быстродействие процессоров превысило 200 МГц, кэширование перестало существенно влиять на присущую DRAM низкую скорость и возникла необходимость использования других технологий ОЗУ.
Модификации систем
динамической оперативной памяти.
FPM DRAM (Fast page mode DRAM)
представляет собой стандартный тип памяти, быстродействие которой составляет ( или 70 не. Система управления памятью в процессе считывания aктивирует адреса строк, столбцов, осуществляет проверку данных передачу информации в систему. Столбцы после этого деактивирются, что приводит к нежелательному состоянию ожидания процессора в некоторых сочетаниях операций с памятью. В наилучшем случае данный режим реализует временную схему пакета вида: 53-3-3.
EDO RAM (RAM с расширенным выходом)
. Обращение на чтение осуществляется таким же образом, как и в FPM, за исключенем того, что высокий уровень /CAS не сбрасывает выходные данные, а использование триггера позволяет сохранять данные до тех пор, пока уровень CAS снова не станет низким. Тем самым не происходит сброса адреса столбцов перед началом следующей операции с памятью.
Выходная величина поддерживается последовательностью стробирующих импульсов до тех пор, пока она не будет считана ЦП, что особенно важно для быстрых процессоров наподобие Pentium; эта память обеспечивает лучшие параметры для серии быстрых последовательных считываний, чем FPM RAM. Теоретически быстродействие памяти на 27 % выше, чем для FMP DRAM.
Данный вид памяти является модификацией типовой FPM RAM с небольшими отличиями во временной последовательности /CAS и выходных данных.
EDO DRAM обеспечивает более частую выдачу выходных данных, чем стандартная DRAM. Наибольшая скорость EDO RAM в циклах процессора это 5222 для пакета чтения из четырех величин (байт/слово/двойное слово). Память выпускается в трех вариантах 70, 60 и 50 нс. EDO RAM не может работать при частоте шины, превышающей 66 МГц, а этот предел уже достигнут.
BEDO RAM (Burst extended data out DRAM пакетная с расширенным выходом), как это видно из названия, читает данные в виде пакета, что означает, что после получения адреса каждая из следующих трех единиц информации читается за один цикл таймера, а процессор считывает данные в виде пакета 5111. Быстродействие системы на 100 % превосходит FPM и на 50 % EDO DRAM.
Обращение к В EDO на чтение имеет два отличия от доступа к EDO. Первое из них это то, что в первом цикле /CAS данные не попадают на выходы. Преимущество такого внутреннего конвейерного звена состоит в том, что во втором цикле время появления данных после выдачи переднего фронта /CAS (т. е. /CAS) будет меньше. Другое отличие состоит в том, что системы BEDO содержат внутренний счетчик адреса, т. е. они получают извне только первый из четырех последовательных адресов. Первый цикл /CAS, загружающий внутреннее конвейерное звено, не приводит к задержке при получении первого элемента данных.
Основным недостатком BEDO RAM является также невозможность работы на частоте шины, превышающей 66 МГц.
SDRAM (Synchronous DRAM синхронная динамическая память).
Этот тип памяти существенно отличается от других тем, что использует тот факт, что большинство обращений к памяти являются последовательными и спроектирован так, чтобы передать все биты пакета данных как можно быстрее (когда начинается передача пакета, все последующие биты поступают с интервалом 10 нc). SDRAM содержит в своем составе счетчик пакетов, который автоматически увеличивает адреса и обеспечивает быструю последовательную выборку. Контроллер памяти обеспечивает локализацию требуемого блока памяти с максимальной скоростью (рис. 2.17).
Данная система памяти может превосходить по быстродействию EDO RAM на 18 %.
Как видно из названия, этот тип памяти обеспечивает синхронизацию всех входных и выходных сигналов с системным таймером. Наибольшая скорость SDRAM в циклах процессора это 5 11 1 для пакета чтения четырех единиц информации (байт/ слово/двойное слово), что делает ее такой же быстродействующей, как и BEDO RAM; однако самое большое достоинство SDRAM то, что она легко поддерживает частоту шины до 100 МГц.
SDRAM PC100. Для материнских плат, поддерживающих внешние частоты в 100 МГц и выше, необходима память (SDRAM), которая сможет нормально и без сбоев работать с такими частотами, обеспечивая оптимальную скорость. Такие модули памяти должны иметь время доступа не более 8 не, но самого быстродействия как такового недостаточно. Память, способная устойчиво работать на внешних частотах 100 МГц и выше, должна удовлетворять специальному стандарту PC 100.
SDRAM PC133 память, соответствующая стандарту PC 133. Спецификация PC 133 Было установлено, что память будет совместима с более ранними технологиями, стоить дешевле, хотя и не сможет работать на частотах выше 133 МГц. Память PC 133 это лучшие образцы памяти стандарта РС100, ускоренные до 133 МГц.
Спецификация PC 133 почти ничем не отличается от PC 100
Пиковая пропускная способность РС133 SDRAM приблизительно равна 1 Гбайт/с и средняя пропускная способность около 250 Мбайт/с, что соответствует пропускной способности AGP 4-х (1 Гбайт/с пиковая и 200 Мбайт/с средняя).
Пиковая пропускная способность РС100 SDRAM приблизительно 800 Мбайт/с, что меньше, чем у порта AGP4x; т. е. память РС133 может использоваться в графических станциях и других аналогичных системах.
Таблица 2.2а. Сравнительные характеристики стандартов РС100 и РС133
Параметр, не |
РС100 |
РС133 |
||
Минимально допустимое |
Наилучшее |
Минимально допустимое |
Наилучшее |
|
Время доступа |
10 |
8 |
7,5 |
6 |
Время удержания данных на выходе |
3 |
2,7 |
||
Время установки |
2 |
1,5 |
Требования к конструктивному исполнению были заложены в спецификацию РС100 с большим запасом, поэтому в их изменении не было необходимости.
DDR SDRAM (SDRAM II).
Это еще один тип конкурирующих технологий. Традиционно, по логике устройств с синхронизацией, данные передаются по фронту импульса синхронизации (clock tick). Так как сигнал генератора импульсов изменяется между «1» и «О», данные могут передаваться как по переднему фронту импульса (изменение с «О» на «1»), так и по заднему (с «1» на «О»).
Следующим шагом в развитии Synchronous DRAM (SDRAM) может стать предложенная компанией Samsung DDR (Double Data Rate) SDRAM или SDRAM II, в которой передача данных осуществляется по обоим фронтам тактовых импульсов одновременно, чем достигается удвоение скорости передачи при той же тактовой частоте. То есть DDR позволяет выполнить две операции доступа к данным из двух разных модулей, находящихся в одном банке памяти, за время одного обращения стандартной SDRAM благодаря более точной внутренней синхронизации. Это есть дальнейшее развитие принципа чередования данных для увеличения скорости доступа к ним.
Кроме того, DDR использует DLL (delay-locked loop цикл с фиксированной задержкой) для выдачи сигнала DataStrobe, означающего доступность данных на выходных контактах. Используя один сигнал DataStrobe на каждые 16 выводов, контроллер может осуществлять доступ к данным более точно и синхронизировать входящие данные, поступающие из разных модулей, находящихся в одном банке. DDR фактически увеличивает скорость доступа вдвое по сравнению с SDRAM, используя при этом ту же частоту.
В случае с 64-битовой шиной это два 8-байтных пакета, 16 байт за такт. Или в случае с шиной на 133 МГц не 1064, а 2128 Мбайт/с.
Цена, энергопотребление и площадь микросхемы DDR отличаются не более чем на несколько процентов от соответствующих DRAM. Следует отметить, что первые чипы DDR использовали производители видеокарт GeForce 256. Производительность карт на системах с мощным центральным процессором при использовании приложений, оказывающих заметную нагрузку именно на шину памяти (например, 32-бит цвет), возрастает в 1,5 раза.
DDR-II SDRAM. К числу основных отличий технологии DDR-II от предыдущего варианта (DDR-I) относится то, что в ней размер выборки данных увеличен вдвое с 2 до 4 бит, а значит, во столько же раз возрастает и скорость передачи данных. Например, при 100 МГц она составит 400 Мбайт/с. Кроме этого, в DDR-I1 планируется использовать новую схему синхронизации.
Также память DDR-II отличается от DDR-I более низким напряжением питания 1,8 вместо 2,5 В. Изменена схема компоновки, как на уровне отдельных микросхем, так и на уровне модулей, в частности, предполагается, что модули DDR-II DIMM будут иметь не 184 контакта, как DDR-I DIMM, a 230 контактов.
SLDRAM (Synchronous linked DRAM).
Этот тип устройств разработан консорциумом крупнейших производителей модулей памяти SLDRAM Consortium. Считается, что применение SLDRAM экономически выгодно при объеме ОЗУ не менее 256 Мбайт. Этот тип памяти включает основные прогрессивные технологии, заложенные в его предшественниках SDRAM и DDR RAM. Повышение производительности достигается за счет распространения пакетного протокола передачи данных на сигналы управления (отчего и пошло название этого типа памяти Linked SDRAM). В SLDRAM адреса, команды, а также сигналы управления передаются в пакетном режиме по однонаправленной шине Command Link.
Одновременно с ними по другой, двунаправленной шине Data Link, и тоже в пакетном режиме передаются данные, причем передача происходит на обоих фронтах тактовых импульсов, как и в случае с DDR SDRAM. Величина всего пакета данных может равняться целой странице (строке памяти). Поскольку пропускная способность обеих шин (команд и данных) одинакова, можно переключаться на любую страницу памяти без потери производительности.
По сравнению со SDRAM набор команд у SLDRAM значительно увеличен, что очень облегчает работу контроллера. Команда представляет собой четыре 10-битных пакета и содержит всю информацию для проведения следующей операции. Таким образом, возрастает эффективность управления памятью всего за четыре такта передается вся информация, описывающая массив данных.
Максимальная достижимая нынешним поколением SLDRAM скорость передачи превышает 1 Гбайт/с на каждый разряд при частоте 400 МГц. Надо заметить, что при такой частоте очень важно, чтобы все сигналы точно синхронизировались с тактовыми импульсами системной шины, и чтобы все микросхемы памяти в пределах одного модуля имели близкие временные задержки. Для этого контроллер программирует все чипы модуля памяти так, чтобы они выдавали данные на шину одновременно, независимо от разброса их параметров и степени удаленности микросхем от контроллера. В результате самая удаленная микросхема выдает данные без задержки, а самая близкая через промежуток времени, нужный, чтобы сигнал распространился от самой удаленной до самой близкой. Эти значения определяются в момент подачи питания на ИС и постоянно корректируются во время работы.
ESDRAM (Enhanced SDRAM улучшенная SDRAM)
более быстрая версия SDRAM, сделанная в соответствии со стандартом JEDEC компанией Enhanced Memory Systems (EMS). С точки зрения времени доступа производительность ESDRAM в 2 раза выше по сравнению со стандартной SDRAM. В большинстве приложений ESDRAM, благодаря более быстрому времени доступа к массиву SDRAM и наличию кэша, обеспечивает даже большую производительность, чем DDR SDRAM.
Сначала появился EDRAM (с асинхронным интерфейсом), а затем с появлением SDRAM был разработан ESDRAM (с синхронным). Основные его отличия от SDRAM:
более быстрое время доступа (27 не вместо стандартных60 не);
производительность, повышенная почти до уровня статического ОЗУ, по цене динамического;
кэш-память, связанная с каждым банком памяти;
скрытая регенерация;
гибкое использование кэш-памяти для обеспечения максимальной производительности при различных типах обращений.
Принцип работы ESDRAM в том, что из динамической в кэш-память целиком переносится вся строка, в которой находится считываемая ячейка. После этого считывание производится уже из кэш-памяти, а в основной памяти в это время можно выбирать нужную строку или производить регенерацию. Перенос почти не сказывается на быстродействии, поскольку длится один такт.
ESDRAM может работать в режиме «упреждающего обращения» к массиву SDRAM, в результате следующий цикл записи или чтения может начаться в момент, когда выполнение текущего цикла не завершено. Возможность использовать такой режим напрямую зависит от центрального процессора, управляющего работой конвейера адресации.
Операция записи, в отличие от чтения, происходит в обход кэш-памяти, что увеличивает производительность ESDRAM при возобновлении чтения из ранее уже загруженной в кэш строки. При этом скорость работы ячеек ESDRAM составляет 22 не в отличие от стандартной скорости работы ячеек SDRAM, имеющей значения 50-60 не.
Недостаток ESDRAM усложнение контроллера: он должен учитывать возможность подготовки к чтению новой строки памяти. Кроме того, при произвольных адресах чтения кэш-память используется крайне неэффективно, поскольку чтение строки памяти целиком происходит очень редко. Этого недостатка нет у другого типа памяти CDRAM.
CDRAM (Cached DRAM DRAM с кэш-памятью). Этот тип ОЗУ разработан в корпорации Mitsubishi и представляет собой улучшенный вариант ESDRAM. Изменения коснулись кэш-памяти ее объема, принципа размещения данных, средств доступа. Cached DRAM имеет раздельные адресные линии для статического кэша и динамического ядра памяти. Необходимость управлять разнородными типами памяти усложняет контроллер, однако эффективность кэш-памяти, размещенной «внутри» микросхемы, выше, чем при традиционной архитектуре ПК, так как перенос в кэш осуществляется блоками, в восемь раз большими, чем при выдаче «наружу» из микросхемы обычной DRAM. В CDRAM объем одного блока данных, помещаемого в кэш, уменьшен до 128 битов. Это позволяет использовать кэш-память гораздо эффективнее, чем в ESDRAM, поскольку в 16-килобитной кэш-памяти могут одновременно храниться данные из 128 различных участков памяти. Затирание первого помещенного в кэш участка памяти начнется лишь при обращении к 129-му. Поскольку перенос из DRAM в SRAM совмещен с выдачей данных на шину, то частые, но короткие пересылки не снижают производительности всей микросхемы при перекачке больших объемов информации и уравнивают CDRAM с EDRAM, а при выборочном чтении преимущество остается за CDRAM.
Direct Rambus (DRDRAM). Обычная архитектура DRAM достигает своего практического потолка при частоте ЦП в 300 МГц. Появление концепции Direct Rambus DRAM (1999 г.) дает долговременное решение этой проблемы.
DRDRAM высокоскоростная динамическая память с произвольным доступом, разработанная Rambus Inc. Она обеспечивает высокую пропускную способность по сравнению с большинством других DRAM. Direct Rambus DRAMs представляет интегрированную на системном уровне технологию.
подсистема памяти Rambus состоит из следующих компонентов:
основного контроллера (RMC Rambus Memory Controller);
канала (RC Rambus Channel);
разъема для модулей (RRC Rambus RIMM Connector);
модуля памяти (RIMM Rambus In-line Memory Module);
генератора дифференциальных импульсов (DRCG DirectRambus Clock Generator);
• микросхемы памяти (RDRAM Rambus DRAM).
Рассмотрим основные компоненты данной системы (рис. 2.18).
Direct Rambus Controller главная шина подсистемы памяти, помешается на чипе, таком, как PC-чипсет, микропроцессор, графический контроллер и пр. Физически можно поместить до четырех контроллеров Direct Rambus на одном чипе. Контроллер представляет собой интерфейс между чипом логики и каналом Direct Rambus. В его обязанности входит генерирование запросов, управление потоком данных и еще ряд функций. Direct Rambus-контроллер состоит из двух отдельных функциональных блоков: Rambus Application Specific Integrated Circuit Cell (RAC) и контроллера Rambus. Роль RAC обеспечить физический и электрический интерфейс контроллера с внешней шиной, а 8-разрядный контроллер Rambus служит ядром 16-разрядного контроллера Direct Rambus. Шина Direct Rambus Channel соединяет чипы памяти друг с другом и модули RIMM с контроллером. Она состоит из трех независимых шин: 16-разрядной шины данных и двух шин адреса (отдельно для строк и для столбцов) общей «шириной» 8 битов
Direct Rambus Channel создает электрическое соединение между Rambus-контроллером и чипами Direct RDRAM. Работа канала основана на 30 сигналах, составляющих высокоскоростную шину. Эта шина работает на тактовой частоте 400 МГц и позволяет передавать данные на 800 МГц (данные передаются по обоим фронтам такта). Такая высокая частота достигается за счет использования некоторых технических приемов. Два канала данных (шириной в байт каждый) позволяют получить пиковую пропускную способность в 1,6 Гбайт/с. Канал может быть выполнен на обычных системных платах и соответствует форм-фактору SDRAM.
RIMMсодержит 16 банков памяти (до 32 в реализации NEC). К каждому из банков подключаются два усилителя, объединенных двумя внутренними шинами. Впервые RDRAM стали устанавливать в высокопроизводительных графических станциях Silicon Graphics. Чтобы обеспечить нормальное функционирование системы с сигналами, измеряемыми долями наносекунд (1,25 не), была разработана специальная топология шины модуля памяти. Этот модуль назвали-RIMM Rambus In-line Memory Module (no аналогии с SIMM и DIMM). Его особенность одинаковая длина всех сигнальных дорожек; благодаря этому ко всем чипам RDRAM модуля сигналы приходят одновременно. Дело в том, что при работе на частоте 800 МГц размеры RIMM становятся соизмеримыми с длиной волны (около 37 см), что ужесточает требования к расположению элементов на модуле. Работа на восьмикратной скорости достигается благодаря целому комплексу мер:
• малой амплитуде сигналов (Rambus Signaling Logic с 0,8 В);
• хорошо продуманной топологии шины;
• плотной установке микросхем на модуле;
• установке заглушек на концах дорожек, чтобы гасить отражение сигнала.
Применение нескольких распространяющихся в противофазе тактовых импульсов сводит к минимуму влияние помех. Специальная ИС тактирования микросхем (RCG Direct Rambus Clock Generator) дает возможность согласовать направление распространения данных по шине с направлением распространения тактовых импульсов. Это позволяет надежно считывать информацию из чипа RDRAM,независимо от того, насколько они удалены от контроллера.
Memory Expansion. Один канал Direct Rambus максимум может поддерживать 32 чипа Direct RDRAM. В материнской плате может использоваться до трех RIMM-модулей. Используя 64-Мбит, 128-Мбит и 256-Мбит устройства, максимальная емкость памяти на
канал достигает 256 Мбайт, 512 Мбайт и 1 Гбайт соответственно. Для поддержки целостности канала все свободные RIMM-слоты должны заполняться continuity-модулями.
Чтобы расширить канал сверх 32 устройств, могут использоваться два чипа-повторителя. С одним повторителем канал может поддерживать 64 устройства на 6 RIMM-модулях, а с двумя 128 устройств на 12 модулях.
Direct Rambus DRAM.
Чипы Direct Rambus DRAM составляют часть подсистемы Rambus, запоминающую данные, это непосредственно носители информации. Все устройства в системе электрически расположены на канале между контроллером и терминатором. Устройства Direct Rambus могут только отвечать на запросы контроллера, который делает их шину подчиненной или отвечающей.
VCM (Virtual Channel Memory) разработанная NEC и Siemens технология, позволяющая оптимизировать доступ к оперативной памяти нескольких процессов (запись данных центральным процессором, перенос содержимого оперативной памяти на жесткий диск, обращения графического процессора и т. п.) таким образом, что переключение между процессами не приводит к падению пр<£ изводительности. В отличие от традиционной схемы, когда все процессы делят одну и ту же шину ввода-вывода, в технологии VCM каждый из них использует «виртуальную» шину. Организованное на уровне чипа взаимодействие «виртуальных» и реальной шины позволяет достичь прироста производительности системы до 25 %. Схема VCM может быть реализована в рамках уже существующей технологии.
Фирма определила новый протокол и схемные решения, разрешающие подсистемам, обращающимся к памяти, управлять виртуальными каналами (VC) независимыми интерфейсными блоками DRAM. Любой прибор, скажем, Ь2-контроллер или графический процессор, должен иметь свой виртуальный канал. Каждый канал содержит статический буфер страниц. Прибор может читать или писать в буферы, копировать их или загружать из накопителя DRAM. Операционная система, распознающая архитектуру VCM, может назначить собственный виртуальный канал.
В современных системах доступ к памяти разных контроллеров, установленных на шине PCI, обычно чередуется в трудно предсказуемом порядке. Доступ к разным участкам основной памяти инициируется как программными приложениями, разработанными с помощью модульных языков (например, C++), так и многозадачными операционными системами. Поэтому микросхемы DRAM вынуждены работать с разными страницами. Возникает задержка, требуемая для предзаряда битовых линий накопителя и передачи информации от ячеек памяти через усилители считывания к блоку ввода/вывода, что часто приводит к значительному замедлению работы всей системы.
При разработке VCM основными целями являлись снижение длительности задержки, а также снижение энергопотребления модулей памяти. Добиться выполнения этой задачи, невыполнимой, если судить по опыту Direct RDRAM, где механизм управления питанием является одним из основных источников задержек, удалось следующим образом.
При работе обычной памяти Memory Master (любое активное системное устройство, которому по какой-то причине понадобился доступ к системной памяти, контроллер PCI или AGP, кэш процессора L2, видеокарта, и т. п.) выдает запрос, обладающий уникальными характеристиками, адресом, размером блока данных, и т. д.
При наличии нескольких устройств, одновременно выполняющих запросы в разные области памяти (причем доступ в один момент времени может иметь только одно из них), о большой эффективности работы говорить не приходится (рис. 2.19, а).
В соответствии с технологией VCM в VC SDRAM активное устройство (memory master) может сделать запрос, обладающий уникальными характеристиками адресом, размером блока данных к памяти, посредством виртуальных каналов. Системный контроллер памяти ассоциирует каналы с процессами, что ускоряет работу системы, как если бы каждому процессу выделялся отдельный ресурс доступ к памяти. Каждый канал может выполнить обмен данными с любой строкой любого банка памяти.
По этой технологии при записи данные не сразу заносятся в память, а помещаются в буфер виртуальный канал и хранятся там до тех пор, пока память не будет готова их принять (она, например, может быть занята регенерацией или обменом с другим устройством) (рис. 2.19, б).
Запись данных в VC SDRAM выполняет следующим образом: вначале данные записываются в виртуальный канал, а потом по мере освобождения контроллера DRAM происходит запись непосредственно в ячейки памяти SDRAM.
Чтение данных осуществляется путем запроса данных у виртуального канала, который в соответствии с запросом напрямую считает содержимое блока ячеек SDRAM, содержащих необходимые Данные, и дополнительно выполнит упреждающее чтение.
Количество
последовательных
обращений
Область памяти
б Рис. 2.19. Организация доступа к обычной DRAM (а) и VCM (б)
Чтобы при одновременном обращении к памяти нескольких процессов не снизилась производительность, число каналов доведено до 16 по 1024 бита каждый (в модулях по 256 Мбайт), причем каждый канал может передавать до 2048 бит. Работает VC SDRAM при частоте до 143 МГц. Тип корпуса стандартный, совместимый по контактам и набору команд с SDRAM.
В итоге эффективность доступа к памяти значительно повышается, особенно если учесть, что ничто не мешает, например, той же видеокарте открыть три таких канала один для загрузки вершин треугольников, второй для загрузки текстур, третий для системного обмена с памятью.
По данным NEC увеличение эффективности может достичь 90 %, а по тестам VCM133 SDRAM превосходит РС133 на 1030 %.
Это включает уменьшившиеся задержки, и более высокую пропускную способность, и уменьшение энергопотребления (примерно на те же 30 %) за счет того, что в тот момент, когда происходит передача результатов запроса системному устройству, вся фоновая активность по другую сторону виртуального канала может быть приостановлена.
Active Link разработка NEC, которая использует в DRAM архивацию (сжатие информации}. Чтобы не загружать этой работой процессор, функции компрессии/декомпрессии данных возлагаются на микросхемы DRAM. В результате несколько расширилось обрамление кристалла, но получен двойной выигрыш нужна меньшая по количеству ячеек микросхема DRAM, и доступ к информации происходит быстрее, чем обычно. Поскольку все больше информации в компьютерах имеет мультимедийную природу, то может быть выбран соответствующий алгоритм компрессии. Процессор будет иметь возможность управлять DRAM (например, для выбора алгоритма компрессии) не только обычным образом (через контроллер памяти), но и непосредственно. По сведениям NEC, видеоданные сжимаются в чипе ActiveLink в 4 раза.
IRAM (Intellectual Random Access Memory). Главная идея технологии IRAM заключается в размещении процессора и DRAM в одном чипе. Это дает возможность считывания и записи данных длинными словами (в пределах 12816384 бит), обеспечивая высокую пропускную способность памяти. Раньше это было невоз-лиожно все упиралось в неприемлемо большое число выводов микросхемы. Средняя скорость RAC/CAS равна приблизительно 1030 нс ддя модулей емкостью 64256 Мбайт IRAM. При этом снижается энергопотребление и уменьшается место, занимаемое микросхемами памяти.
Магнитная оперативная память. Следует отметить, что первые образцы ОЗУ были построены на магнитных ферритовых сердечниках, которые пронизывали адресные и информационные шины (провода). Емкость таких ЗУ обычно не превосходила 64 Кбайт. В последующем длительный период времени устройства ОЗУ выполнялись на кремниевых полупроводниковых элементах.
В 2000 г. IBM и немецкая фирма по производству полупроводников Infineon Technologies AG объявили программу разработки MRAM (Magnetic Random Access Memory). Принцип организации элементов памяти магнитная среда, заключенная между металлическими пленками, образующими линии записи и чтения данных (рис. 2.20).
Преимущества технологии высокая емкость и скорость, низкая стоимость, возможность применения как в форме статической, так и динамической памяти, более низкое энергопотребление.
Статическая память
Статическая память (SRAM) обычно применяется в качестве кэш-памяти второго уровня (L2) для кэширования основного объема ОЗУ. Статическая память выполняется обычно на основе ТТЛ-, КМОП- или БиКМОП-микросхем и по способу доступа к данным может быть как асинхронной, так и синхронной. Асинхронным называется доступ к данным, который можно осуществлять в произвольный момент времени. Асинхронная SRAM применялась на материнских платах для третьего пятого поколений процессоров. Время доступа к ячейкам такой памяти составляло от 15 не (33 МГц) до 8 не (66 МГц).
Синхронная память обеспечивает доступ к данным не в произвольные моменты времени, а одновременно (синхронно) с тактовыми импульсами. В промежутках между ними память может готовить для доступа следующую порцию данных. В большинстве материнских плат пятого поколения используется разновидность синхронной памяти синхронно-конвейерная SRAM (Pipelined Burst SRAM), для которой типичное время одиночной операции чтения/записи составляет 3 такта, а групповая операция занимает 3111 такта при первом обращении и 1 1 1 1 при последующих обращениях, что обеспечивает ускорение доступа более чем на 25 %.
SRAM в качестве элементарной ячейки использует так называемый статический триггер (схема которого состоит из нескольких транзисторов). Статический тип памяти обладает более высоким быстродействием и используется, например, для организации кэш-памяти. Рассмотрим разновидности статической памяти.
Async SRAM (Асинхронная статическая память). Это кэш-память, которая используется в течение многих лет с тех пор, как появился первый 386-й компьютер с кэш-памятью второго уровня. Обращение к ней осуществляется быстрее, чем к DRAM, и может, в зависимости от скорости процессора, использовать варианты с 20-, 15- или 10-нс доступом (чем меньше время обращения к данным, тем быстрее память и тем короче может быть пакетный доступ к ней). Тем не менее, как видно из названия, эта память является недостаточно быстрой для синхронного доступа, что означает, что при обращении процессора все-таки требуется ожидание, хотя и меньшее, чем при использовании DRAM.
SyncBurst SRAM (Синхронная пакетная статическая память). При частотах шины, не превышающих 66 МГц, синхронная пакетная SRAM является наиболее быстрой из существующих видов памяти. Причина этого в том, что, если процессор работает на не слишком большой частоте, синхронная пакетная SRAM может обеспечить полностью синхронную выдачу данных, что означает отсутствие задержки при пакетном чтении процессором 211 1, т. е. синхронная пакетная SRAM выдает данные в пакетном цикле 21 1 1. Когда частота процессора становится больше 66 МГц, синхронная пакетная SRAM не справляется с нагрузкой и выдает данные пакетами по 3222, что существенно медленнее, чем при использовании конвейерной пакетной SRAM. К недостаткам относится и то, что синхронная пакетная SRAM производится меньшим числом компаний и поэтому стоит дороже. Синхронная пакетная SRAM имеет время адрес/данные от 8,5 до 12 не.
Существует несколько основных конструктивных особенностей синхронной пакетной SRAM, которые делают ее существенно превосходящей асинхронную SRAM при использовании в качестве высокоскоростной кэш-памяти:
синхронизация с системным таймером. В простейшем смысле это означает, что все сигналы запускаются от фронта сигнала таймера. Получение сигналов по фронту тактового импульса таймера существенно упрощает создание быстродействующей системы;
пакетная обработка. Синхронные пакетные SRAM обеспечивают высокое быстродействие при небольшом количестве логических схем, организующих циклическую работу памяти с последовательными адресами. Четырехадресная пакетная последовательность может быть перемежающейся для совместимости с Intel или линейной для PowerPC и остальных систем.
Указанные особенности дают микропроцессору возможность более быстрого доступа к последовательным адресам, чем это можно сделать при других способах использования технологии SRAM. Хотя у некоторых поставщиков и имеется асинхронная SRAM 3.3V со временем таймер-данные, равным 15 не, конвейерная синхронная пакетная SRAM, выполненная по такой же технологии, может обеспечить время таймер-данные менее 6 не.
РВ SRAM (Конвейерная пакетная статическая память). Конвейер это распараллеливание операций SRAM с использованием входных и выходных регистров. Заполнение регистров требует дополнительного начального цикла, но, будучи однажды заполненными, регистры обеспечивают быстрый переход к следующему адресу за то время, пока по текущему адресу считываются данные.
Благодаря этому такая память является наиболее быстрой кэш-памятью для систем с производительностью шины более 75 МГц. РВ SRAM может работать при частоте шины до 133 МГц. Она, кроме того, работает не намного медленнее, чем синхронная пакетная SRAM при использовании в медленных системах: она выдает данные все время пакетами по 311 1. Насколько высока производительность этой памяти, можно видеть по времени адрес/данные, которое составляет от 4,5 до 8 нc.
1-Т SRAM. Как уже отмечалось ранее, традиционные конструкции SRAM используют статический триггер для запоминания одного разряда (ячейки). Для реализации одной такой схемы на плате должно быть размещено от 4 до 6 транзисторов (4-Т, 6-Т SRAM). Фирма Monolithic System Technology (MoSys) объявила о создании нового типа памяти, в которой каждый разряд реализован на одном транзисторе (1-Т SRAM). Фактически здесь применяется технология DRAM, поскольку приходится осуществлять периодическую регенерацию памяти. Однако интерфейс с памятью выполнен в стандарте SRAM, при этом циклы регенерации скрыты от контроллера памяти. Схемы 1-Т позволяют снизить размер кремниевого кристалла на 5080 % по сравнению с аналогичными для традиционных SRAM, а потребление электроэнергии на 75 %.
Табл. 2.3 показывает возможности технологий SRAM при различных значениях быстродействия шины. Цифры в таблице обозначают типичные параметры доступа к памяти, выраженные в терминах количества циклов ожидания при первом и последующих обращениях. Следует отметить, что при увеличении быстродействия шины наиболее экономически эффективной технологией сначала становится асинхронная, затем сквозная синхронная и, наконец, конвейерная синхронная SRAM. Однако, в настоящее время все
Таблица 2.3. Сравнительные характеристик различных типов SRAM
Тип памяти |
Быстродействие шины, МГц |
|||||||
33 |
50 |
60 |
66 |
75 |
83 |
100 |
125 |
|
Асинхронная SRAM |
2-1-1-1 |
3-2-2-2 |
3-2-2-2 |
3-2-2-2 |
3-2-2-2 |
3-2-2-2 |
3-2-2-2 |
3-2-2-2 |
Синхронная пакетная SRAM |
2-1-1-1 |
2-1-1-1 |
2-1-1-1 |
2-1-1-1 |
3-2-2-2 |
3-2-2-2 |
3-2-2-2 |
3-2-2-2 |
Конвейерная пакетная SRAM |
3-1-1-1 |
3-1-1-1 |
3-1-1-1 |
3-1-1-1 |
3-1-1-1 |
3-1-1-1 |
3-1-1-1 |
3-1-1-1 |
меньше поставщиков выпускают модели высокоскоростных сквозных синхронных SRAM. В результате для систем, для которых производительность не особенно важна, на частотах от 50 до 66 МГц конструкторы используют конвейерную синхронную память, поскольку этот вид памяти выпускается многими производителями.