ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ Кафедра ldquo;Информа
Работа добавлена на сайт samzan.net:
Поможем написать учебную работу
Если у вас возникли сложности с курсовой, контрольной, дипломной, рефератом, отчетом по практике, научно-исследовательской и любой другой работой - мы готовы помочь.
Предоплата всего
от 25%
Подписываем
договор
САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ
Кафедра “Информационные и управляющие системы”
ЭКЗАМЕНАЦИОННЫЙ БИЛЕТ № 1
“Организация ЭВМ и систем”
- Структура процессора с тремя внутренними шинами. Микропрограммирование команд. Микрокоманды и микропрограмма
- Нейронная сеть. Этапы работы. Схема и элементы нейрона. Пример трехслойной сети.
- Аппаратная поддержка отладки. Регистры и команды.
Зам. зав. кафедрой ( Амосов В.В. )
САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ
Кафедра “Информационные и управляющие системы”
ЭКЗАМЕНАЦИОННЫЙ БИЛЕТ № 2
“Организация ЭВМ и систем”
- Форматы представления чисел с плавающей запятой в PC. Специальные численные значения. Особые случаи при работе сопроцессора. FPU Программная модель.
- Структура внешнего устройства, поддерживающего синхронизацию с ЭВМ на шине ISA. Элементы: дешифратор команд, шинный формирователь и флаги готовности. Временная диаграмма обращения к порту ввода-вывода.
- Фотоприемники на приборах с зарядовой связью. Локализация и перенос зарядовых пакетов. Структура матричных и линейных ПЗС.
Зам. зав. кафедрой ( Амосов В.В. )
САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ
Кафедра “Информационные и управляющие системы”
ЭКЗАМЕНАЦИОННЫЙ БИЛЕТ № 3
“Организация ЭВМ и систем”
- Принципы организации КЭШ памяти: зачем она нужна, виды КЭШ памяти, как организован обмен между основной и КЭШ памятью, обновление КЭШ памяти: в чем проблема, какие алгоритмы. Схема полностью ассоциативного КЭШ.
- Мультипроцессоры с неоднородным доступом (NUMA). Системы с согласованной КЭШ памятью. Два примера мультипроцессорных систем на основе справочника.
- Временная диаграмма режима прямого доступа в память.
Зам. зав. кафедрой ( Амосов В.В. )
САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ
Кафедра “Информационные и управляющие системы”
ЭКЗАМЕНАЦИОННЫЙ БИЛЕТ № 4
“Организация ЭВМ и систем”
- Механизм виртуальной памяти. Аппаратная поддержка механизма виртуальной памяти на уровне сегментов и на уровне страниц. Какая информация в таблицах помогает оптимально осуществлять свопинг?.
- Шинная архитектура с однородным доступом для задач симметричной обработки(MIMD UMA SMP ). Разделение шины. Альтернативные протоколы. Пример поддержки архитектуры у процессоров Pentium.
- Преобразователь интервалов времени в код. Точность преобразования.
Зам. зав. кафедрой ( Амосов В.В. )
САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ
Кафедра “Информационные и управляющие системы”
ЭКЗАМЕНАЦИОННЫЙ БИЛЕТ № 5
“Организация ЭВМ и систем”
- Схема вычисления физического адреса в защищенном режиме при обращении к сегментам, доступным для всех задач и только данной задаче..
- Мультипроцессоры с неоднородным доступом (NUMA). Системы с согласованной КЭШ памятью. Два примера мультипроцессорных систем на основе справочника...
- АЦП с единичным приращением цифрового эквивалента. Дельта-сигма АЦП.
Зам. зав. кафедрой ( Амосов В.В. )
САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ
Кафедра “Информационные и управляющие системы”
ЭКЗАМЕНАЦИОННЫЙ БИЛЕТ № 6
“Организация ЭВМ и систем”
- Мультизадачный режим: в чем его смысл, в каких случаях он нужен? Способы сохранения контекста задачи. Какие механизмы аппаратной поддержки мультизадачности имеются в процессоре х86 . Переход из реального механизма в мультизадачный. Как изолировано адресное пространство задачи..
- Мультипроцессорные архитектуры. Уровни разделения памяти. Классификация. Матричные и векторные процессоры. Модели согласованности данных..
- Параллельные и последовательно-параллельные АЦП.
Зам. зав. кафедрой ( Амосов В.В. )
САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ
Кафедра “Информационные и управляющие системы”
ЭКЗАМЕНАЦИОННЫЙ БИЛЕТ № 7
“Организация ЭВМ и систем”
- Защита на уровне сегментов. Механизмы проверок. Уровни привилегий и аппаратная поддержка защиты операционной системы при системных вызовах, обращениях к портам ввода-вывода и прерываниях. Привилегированные команды. Формат и назначение шлюза вызова.
- Основные идеи, заложенные в RISC-архитектуру. Процессоры PowerPC603 и 620, Alpha 21264 и Alpha 21164: основные свойства. Структура процессоров. Особенности конвейеризации, предвыборки и выполнения команд. Форматы команд.
- АЦП с двоичновзвешенным приращением цифрового эквивалента.
Зам. зав. кафедрой ( Амосов В.В. )
САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ
Кафедра “Информационные и управляющие системы”
ЭКЗАМЕНАЦИОННЫЙ БИЛЕТ № 8
“Организация ЭВМ и систем”
- Страничная организация памяти процессора х86. Виртуальная память на уровне страниц. Правила подкачки, замены и размещения страниц. Расширение физического адреса. TLB. Назначение, структура и тестирование.
- VLIW процессоры. Процессор Itanium AI-64. Аппаратная поддержка предикатных команд.( Предикатное поле в команде. Предикатный регистровый файл. Механизм исключения результатов команд со значением предикатного операнда "ложь"). Команды работы с предикатными регистрами. Выделение множества условных команд.
- Временная диаграмма обращения к порту ввода-вывода.
Зам. зав. кафедрой ( Амосов В.В. )
САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ
Кафедра “Информационные и управляющие системы”
ЭКЗАМЕНАЦИОННЫЙ БИЛЕТ № 9
“Организация ЭВМ и систем”
- Режим системного управления. Вход-выход в режим. Операционная модель..
- Временная диаграмма пакетного режима.
- Магнитные диски. Технология записи. Виды покрытий. Разметка диска. Структура дисковода. Типы головок. Приводы управления головкой. Сервоповерхность. Интерфейсы винчестеров: ST-506/412, ESDI, SCSI, IDE. Схемы кодировок : MFM, RLL. Характеристики дисков. Логическое и физическое форматирование. Метод чередования секторов. Корневой каталог. FAT таблица.NTFS. Временные параметры. CD диски. Технология записи. Форматирование. Структура дисковода. Автофокусировка..
Зам. зав. кафедрой ( Амосов В.В. )
САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ
Кафедра “Информационные и управляющие системы”
ЭКЗАМЕНАЦИОННЫЙ БИЛЕТ № 10
“Организация ЭВМ и систем”
- Дескрипторные таблицы, их разновидности и содержание. Где они находятся? Какая информация содержится в дескрипторе.
- VLIW процессоры. Low-power x86-Compatible Processors Implemented with Code Morphing™ Software - Crusoe™ processors (фирма Transmeta). Динамическая трансляция. Выполнение с изменением последовательности. Регулирование потребления..
- Временная диаграмма режима прямого доступа в память.
Зам. зав. кафедрой ( Амосов В.В. )
САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ
Кафедра “Информационные и управляющие системы”
ЭКЗАМЕНАЦИОННЫЙ БИЛЕТ № 11
“Организация ЭВМ и систем”
- Конвейер команд. Этапы выполнения команд и методы повышения быстродействия. Отличия CISC и RISC механизмов конвейера. Конвейерная адресация. Предвыборка и преддекодирование команд.
- Процессоры P6. Архитектура. Режимы пониженного энергопотребления. Pentium 4 - Trace Cache..
- Погрешности преобразования ЦИК. Ошибки восстановления (теорема Котельникова, метод прямоугольников, линейная интерполяция)
Зам. зав. кафедрой ( Амосов В.В. )
САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ
Кафедра “Информационные и управляющие системы”
ЭКЗАМЕНАЦИОННЫЙ БИЛЕТ № 12
“Организация ЭВМ и систем”
- Способы преодоления зависимостей по управлению. Простые и сложные способы. Методы статического и динамического предсказания переходов. Таблица ветвлений, буфер целевых адресов переходов, сворачивание переходов. Разворачивание циклов. Динамическое исполнение.
- Расширение возможностей микропроцессоров Технология Single Instruction Multiply Data. ММХ-регистры, команды и форматы данных. Насыщенная арифметика. SSE – процессор с плавающей запятой. Режимы пониженного энергопотребления (StopGrant, AutoHALT, Sleep, Deep Sleep)..
- Организация динамической памяти. Функции контроллера памяти. Временные диаграммы обращения к ОЗУ. Регенерация, виды регенерации. Разбиение ОЗУ на банки.
Зам. зав. кафедрой ( Амосов В.В. )
САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ
Кафедра “Информационные и управляющие системы”
ЭКЗАМЕНАЦИОННЫЙ БИЛЕТ № 13
“Организация ЭВМ и систем”
- Логические и физические ресурсы микропроцессора. Способы переименования ресурсов. Буфер переупорядочивания. Методы диспетчеризации. Очереди исполнения команд. Резервирующая станция. Работа с памятью, спекулятивное обращение к памяти с использованием буферов отложенной записи..
- Прямой доступ к памяти - третий способ обмена между устройствами, присоединенными к магистрали. Режимы ПДП. Аппаратная реализация. Взаимно независимые категории свойств, которые программист может задать при инициализации процесса ПДП и типовой порядок программирования.
- Теорема Котельникова. Восстановление по Котельникову. Преобразование Фурье. Эффекты дискретизации.
Зам. зав. кафедрой ( Амосов В.В. )
САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ
Кафедра “Информационные и управляющие системы”
ЭКЗАМЕНАЦИОННЫЙ БИЛЕТ № 14
“Организация ЭВМ и систем”
- Простые способы преодоления зависимостей по управлению. Слоты переходов. Проблемы внеочередного выполнения команд. Точное прерывание в конвейере..
- Структура аппаратных прерываний в IBM PC. Контроллер прерываний. Синхронизация работы с процессором. Модель для программиста (регистры, их функции, порядок программирования). Какие свойства системы прерываний вы можете изменять при его программировании..
- Временная диаграмма ISA и PCI шин (минимальный набор сигналов).
Зам. зав. кафедрой ( Амосов В.В. )
САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ
Кафедра “Информационные и управляющие системы”
ЭКЗАМЕНАЦИОННЫЙ БИЛЕТ № 15
“Организация ЭВМ и систем”
- Организация фон-неймановской машины, ее отличия от современных ЭВМ.
- Организация динамической памяти. Микросхемы динамической памяти. Двухпортовое ОЗУ. Обнаружение и исправление ошибок.
- Арбитраж шин. Алгоритмы динамического изменения приоритетов. Схемы арбитража.
Зам. зав. кафедрой ( Амосов В.В. )
САНКТ-ПЕТЕРБУРГСКИЙ ГОСУДАРСТВЕННЫЙ ПОЛИТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ
Кафедра “Информационные и управляющие системы”
ЭКЗАМЕНАЦИОННЫЙ БИЛЕТ № 16
“Организация ЭВМ и систем”
- Организация шин. Синхронный и асинхронный протоколы. Методы повышения эффективности шин: расщепление транзакций, пакетный режим, конвейеризация, арбитраж с перекрытием...
- Программные модели последовательного (COM) и параллельного (SPP, EPP) интерфейсов. Временные диаграммы (минимальный набор сигналов).
- Загрузка и тестирование ЭВМ.
Зам. зав. кафедрой ( Амосов В.В. )