Если у вас возникли сложности с курсовой, контрольной, дипломной, рефератом, отчетом по практике, научно-исследовательской и любой другой работой - мы готовы помочь.
Предоплата всего
Подписываем
МІНІСТЕРСТВО ОСВІТИ І НАУКИ, МОЛОДІ ТА СПОРТУ УКРАЇНИ
МИКОЛАЇВСЬКИЙ НАЦІОНАЛЬНИЙ УНІВЕРСИТЕТ
імені В. О. Сухомлинського
Коледж МНУ імені В. О. Сухомлинського
ЗВІТ
з лабораторної роботи № 1
«Тригери. Види, класифікація, схемна реалізація, сфери застосування. Мікросхеми пам'яті. Види, класифікація. Загальні принципи побудови»
Виконав cтудент групи ОК – 319
Маширов К.В.
Перевiрила:
Божко Н.В.
Миколаїв 2011
Лабораторна робота № 1
«Тригери. Види, класифікація, схемна реалізація, сфери застосування. Мікросхеми пам'яті. Види, класифікація. Загальні принципи побудови. »
Мета роботи: Використовуючи можливості пакета Electroniks Workbench (EWB) побудувати логічні схеми елементів пам’яті (RS-тригер, D-тригер, JK-тригер, Т-тригер). Перевірити роботу схем, скласти таблиці істинності та створити мікроелементи кожної схеми.
Теоретичнi вiдомостi
Три́гер (англ. trigger) — електронна логічна схема, яка має два стійкі стани, в яких може знаходитись доки не зміняться відповідним чином сигнали керування. Напруги і струми на виході тригера можуть змінюватися стрибкоподібно.
В арифметичних і логічних пристроях для збереження інформації найчастіше використовують тригери – пристрої з двома стійкими станами по виходу, які містять елементарну запам’ятовувальну комірку (бістабільна схема БС) і схему керування СК. Схема керування перетворює інформацію, яка надходить, на комбінацію сигналів, що діють безпосередньо на входи елементарної запам’ятовувальної комірки. Для забезпечення надійного переключення в точках А для деяких тригерів повинні бути ланцюги затримки. З цією метою можуть використовуватися запам'ятовуючі елементи на основі БС того ж типу, що вже є у тригері. Схему такого тригера називають схемою типу M-S(master-slave), оскільки стан однієї БС, яку називають веденою, повторює стан додаткової БС, яку називають ведучою.
Тригери широко використовуються для формування імпульсів, у генераторах одиничних сигналів, для побудови подільників частоти, лічильників, перерахункових пристроїв, регістрів, суматорів, у пристроях керування тощо.
У більшості серій інтегральних елементів містяться тригери різних типів, у тому числі універсальні.
Класифікація тригерів:
Типи тригерiв
RS-тригери
RS-тригер асинхронний
RS-тригер асинхронний
RS-тригер, або SR-тригер - тригер, який зберігає свій попередній стан при нульових входах і змінює своє вихідний стан при подачі на один з його входів одиниці.
При подачі одиниці на вхід S (від англ. Set - встановити) вихідний стан стає рівним логічної одиниці. А при подачі одиниці на вхід R (від англ. Reset - скинути) вихідний стан стає рівним логічному нулю. Стан, при якому на обидва входи R і S одночасно подані логічні одиниці, в найпростіших реалізаціях є забороненим (тому що вводить схему в режим генерації), у більш складних реалізаціях RS-тригер переходить в третій стан QQ = 00. Одночасне зняття двох «1» практично неможливо. При знятті однієї з «1» RS-тригер переходить у стан, обумовлений залишилася «1». Таким чином RS-тригер має три стани, з яких два стійких (при знятті сигналів управління RS-тригер залишається у встановленому стані) і одне нестійке (при знятті сигналів управління RS-тригер не залишається в установленому стані, а переходить до одного з двох стійких станів).
RS-тригер використовується для створення сигналу з позитивним і негативним фронтами, окремо керованими за допомогою стробов, рознесені в часі. Також RS-тригери часто використовуються для виключення так званого явища брязкоту контактів.
RS-тригери іноді називають RS-фіксаторами.
RS-тригер синхронний
Схема синхронного RS-тригера збігається зі схемою одноступінчатого парафазного (двофазного) D-тригера, але не навпаки, тому що в парафазного (двофазному) D тригері не використовуються комбінаціїS = 0, R = 0 і S = 1, R = 1.
Алгоритм функціонування синхронного RS-тригера можна представити формулою:
де x - невизначений стан.
D-тригери
D-тригери також називають тригерами затримки (від англ. Delay).
D-тригер синхронний
Умовне графічне позначення D-тригера зі статичним входом синхронізації C
D-тригер (D від англ. Delay - затримка або від data - дані) - запам'ятовує стан входу і видає його на вихід. D-тригери мають, як мінімум, два входи: інформаційний D і синхронізації С. Після приходу активного фронту імпульсу синхронізації на вхід С D-тригер відкривається. Збереження інформації в D-тригерах відбувається після спаду імпульсу синхронізації С. Так що інформація на виході залишається незмінною до приходу чергового імпульсу синхронізації, D-тригер називають також тригером із запам'ятовуванням інформації або тригером-клямкою. Розмірковуючи чисто теоретично, парафазного (двофазний) D-тригер можна утворити з будь-яких RS-або JK-тригерів, якщо на їх входи одночасно подавати взаємно інверсні сигнали.
D-тригер в основному використовується для реалізації засувки. Так, наприклад, для зняття 32 біт інформації з паралельної шини, беруть 32 D-тригера і об'єднують їх входи синхронізації для управління записом інформації в засувку, а 32 D входу під'єднують до шини.
У одноступінчатих D-тригерах під час прозорими всі зміни інформації на вході D передаються на вихід Q.Там, де це небажано, потрібно застосовувати двоступінчасті (двотактні, Master-Slave, MS) D-тригери.
T-тригери
Т-тригер часто називають рахунковим тригером, оскільки він є найпростішим лічильником до 2.
Т-тригер асинхронний
Асинхронний Т-тригер не має входу синхронізації С.
T-тригер синхронний
Умовне графічне позначення (УДО) синхронного T-тригера з динамічним входом синхронізації С на схемах.
Синхронний Т-тригер , при одиниці на вході Т, по кожному такту на вході З змінює своє логічне стан на протилежне, і не змінює вихідний стан при нулі на вході T. Т-тригер може будуватися на JK-тригері, на двухступенчатом (Master-Slave, MS) D-тригері і на двох одноступеневих D-тригерах і инвертор. Як можна бачити в таблиці істинності JK-тригера, він переходить в інверсне стан щоразу при одночасній подачі на входи J і K логічного 1. Ця властивість дозволяє створити на базі JK-тригера Т-тригер, об'єднуючи входи J і К. Наявність у двухступенчатом (Master-Slave, MS) D-тригері динамічного входу С дозволяє отримати на його основі T-тригер. При цьому інверсний вихід Q з'єднується з входом D, а на вхід З подаються рахункові імпульси. У результаті тригер при кожному рахунковому імпульсі запам'ятовує значення, тобто буде переключатися в протилежний стан.
Т-тригер часто застосовують для зниження частоти в 2 рази, при цьому на Т вхід подають одиницю, а на С - сигнал з частотою, яка буде поділена на 2.
JK-тригери
Умовне графічне позначення JK-тригера зі статичним входом C
JK-тригер працює так само як RS-тригер, з одним лише винятком: при подачі логічної одиниці на обидва входи J і K стан виходу тригера змінюється на протилежне. Вхід J (від англ. Jump - стрибок) аналогічний входу S у RS-тригера. Вхід K (від англ. Kill - вбити) аналогічний входу R у RS-тригера. При подачі одиниці на вхід J і нуля на вхід K вихідний стан тригера стає рівним логічної одиниці. А при подачі одиниці на вхід K і нуля на вхід J вихідний стан тригера стає рівним логічному нулю. JK-тригер на відміну від RS-тригера не має заборонених станів на основних входах, проте це ніяк не допомагає при порушенні правил розробки логічних схем. На практиці застосовуються тільки синхронні JK-тригери, тобто стану основних входів J і K враховуються тільки в момент тактирования, наприклад по позитивному фронту імпульсу на вході синхронізації.
На базі JK-тригера можливо побудувати D-тригер або Т-тригер. Як можна бачити в таблиці істинності JK-тригера, він переходить в інверсне стан щоразу при одночасній подачі на входи J і K логічного 1. Ця властивість дозволяє створити на базі JK-тригера Т-тригер, об'єднавши входи J і К.
Алгоритм функціонування JK-тригера можна представити формулою:
Висновок: Я використовував можливості пакета Electroniks Workbench (EWB) побудував логічні схеми елементів пам’яті (RS-тригер, D-тригер, JK-тригер, Т-тригер). Перевірив роботу схем, склав таблиці істинності та створив мікроелементи кожної схеми.