Если у вас возникли сложности с курсовой, контрольной, дипломной, рефератом, отчетом по практике, научно-исследовательской и любой другой работой - мы готовы помочь.
Предоплата всего
Подписываем
Рис. 2.13. Условные обозначения И-НЕ-элементов с двумя входами.
42 Глава 3
ЛЕКЦИЯ 1
КЛАССИЧЕСКИЕ МЕТОДЫ И УСТРОЙСТВА АВТОМАТИЗАЦИИ
(ДАТЧИКИ, ПРИВОДЫ, МИКРОПРОЦЕССОРЫ)
Особенности современных систем - нелинейность, нестационарность, многорежимность, неопределенность, многоканальность.
Повышение эффективности процессов термообработки определяется двумя факторами - совершенствование конструкции технологического оборудования и уровнем развития систем его управления. Применение СУ режимами позволяет значительно повысить качество выпускаемой продукции максимально использовать возможности оборудования повысить производительность обработки и снизить ее себестоимость. Объем и характер функций выполняемых системами управления определяется следующими основными факторами:
усложнением конструктивных схем технологического оборудования
повышение требований к качеству процессов управления, надежности,
включение системы управления в интегрированную АСУ ТП.
Данные факторы приводят к увеличению количества управляемых координат и управляющих воздействий повышению требований к качеству функционирования как отдельных подсистем так и системы в целом необходимости организации рационального взаимодействия между подсистемами автоматического выбора оптимальных программ управления в зависимости от текущей цели управления условий обработки состояния элементов конструкции оборудования.
1 Элементы автоматических систем
Первичные измерительные преобразователи - датчики. Элементы измеряющие значение регулируемой величины и преобразующие их в эквивалентное значение сигнала более удобной для последующей передачи и использования.
Нормирующие преобразователи - устройства преобразующие сигнал одной физической природы в эквивалентный унифицированный сигнал другой физической природы.
Функциональные преобразователи - это преобразователи которые при поступлении на вход сигнала формируют на выходе изменение сигнала по определенному закону. (привода)
Усилители значения сигнала и (или) его мощности. Предназначены для усиления поступающих сигналов.
Коммутирующие элементы - переключающие в определнной последовательности с выхода какого-либо элемента на входы других элементов.
Элементы сравнения - элементы сравнивающие значения двух или нескольких сигналов.
Задающие элементы - устанавливаются заданные значения регулируемой величины.
Регулирующие органы - органы непосредственно воздействующие на объект регулирования для поддержания заданного значения.
Исполнительные механизмы - устройства воздействующие на регулирующий орган и перемещающий его в сторону ликвидации отклонения.
Объект регулирования – система управления.
2 Принципы действия
По физическому принципу действия элементы классифицируются на следующие виды:
электрические, магнитные, радиоволновые; оптические; механические; акустические; гидравлические; пневматические; комбинированные.
Все элементы автоматического управления имеют вход и выход. Элементы на структурных схемах обозначаются в виде прямоугольника с указанием стрелками его входы и выхода. Суммирующее устройство обозначается в виде окружности. Процесс перехода выходного сигнала из одного установившегося состояния в другое при поступлении на вход сигнала называется переходным процессом. Графическое изображение переходного процесса называется динамической характеристикой элемента. Статические характеристики определяют свойства системы в установившихся состояниях. Если статическая характеристика линейна то элементы называются линейными, в противном случае нелинеными.
Динамические характеристики подразделяются на временные и переходные. Временная характеристика - изменение выходного сигнала при типовом входном воздействии. Изменение выходного сигнала при единичном ступенчатом изменении входного сигнала называется переходной характеристикой. Переходные характеристики могут иметь монотонный характер изменения (экспоненциальный, S - образный) или колебательный. В автоматических системах регулирования большинство регулируемых параметров по физической природе являются неэлектрическими величинами (температура, давление, концентрация, содержание вещества и т.д) Для их регулирования в системах электроавтоматики необходимо значения этих неэлектрических величин преобразовать в эквивалелнтные значения электрических сигналов с помощью первичных измерительных преобразователей (датчиков). Датчики изменяющие значения своих электрических параметров (сопротивление, емкости, индуктивности) называются параметрическими, а преобразующие в эквивалентные значения электродвижущей силы - генераторными.
3 Реле.
Устройство в котором при определенном значении входного сигнала (параметр срабатывания) выходной сигнал скачкообразно принимает конечное постоянное значение не изменяющееся при последующем изменении входного сигнала в том же направлении. При последующем уменьшении входного сигнала при достижении им определенного уровня (параметр отпускания реле) значение выходного скачкообразно уменьшается до нуля. По времени срабатывания различают нормальные (tср= 50-150мс), быстродействущие (tср< 50) , замедленные реле (tср= 0,15-1с) и реле времени (tср>1c). Минимальная мощность входного сигнала при котором происходит срабатывание реле называется мощностью срабатывания. Для маломощных 1Вт, средней мощности 1-10Вт, большой мощности >10Вт. Наибольшее распространение получили электромеханические реле, которые по принципу действия подразделяются: электромагнитные (постоянного и переменного тока), магнитоэлектрические, электродинамические, индукционные, электротермические.
Электромагнитные реле постоянного тока по конструкции подвижной части подразделяются на реле с поворотным якорем и реле с втягивающимся якорем.
При протекании через обмотки тока якорь притягивается к сердечнику который поворачиваясь (или втягивается) через штифт из токонепроводящегося материала замыкает контакты. В магнитоуправляемых реле (герконах) контакты замыкаются при воздействии на них непостредственно магнитных потоков. Магнитное поле управляющее контактами создается током обмотки катушки с каркасом внутри которого помещается геркон (стеклянная ампула с упругими контактами покрытые слоем серебра, золота или радия).
Ферромагнитные элементы
Ферромагнитные свойства вещества определяются магнитными свойствами элементарных носителей магнетизма движущихся внутри атомов электронов а также от совместного действия их групп - доменов.
4. Электромеханические исполнительные механизмы
Находят применение электрические двигатели постоянного тока и асинхронные электрические двигатели переменного тока. Выходной величиной исполнительного механизма является или частота вращения выходного вала или угол его поворота. Скорость вращения электродвигателя постоянного тока может регулироваться или путем изменения значения напряжения подводимого к якорю двигетеля (якорное управление) или путем изменения магнитного потока создаваемого полюсами электродвигателя (полюсное управление). Широко применяются двухфазные асинхронные двигатели. Основное требование вращающегося магнитного поля в этих двигателях - расположение обмоток возбуждения двигателя под углом 90 градусов в пространстве и сдвиг по фазе тока в обмотках на 900. Применяется фазовый и амплитудный метод регулирования. При фазном одна из обмоток подключается к сети переменного тока а другая питается от фазорегулятора. При сдвиге фаз 900 скорость двигателя максимальна. При амплитудном - изменяется напряжение в управляющей обмотке (при напряжении равном нулю вращающего магнитного поля в обмотке нет).
5.Электромагнитные исполнительные механизмы.
К ним относятся соленоидные механизмы и электромагнитные муфты. Соленоидный механзм состоит из катушки с обмоткой внутри которой перемещается соленоид. При отсутствии напряжения соленоид отжимается в крайнее положение. При прохождени тока соленоид втягивается внутрь катушки. Перемещение соленоида используется для перемещения регулирующего органа например клапана.
Электромагнитные муфты бывают порошковые (ферромагнитные), фрикционные и скольжения. При подаче на обмотку напряжения под влиянием магнитного поля вязкость ферромагнитной массы (порошок железа плюс связующее вещество: тальк, графит, масло) изменяется тем больше чем больше напряжение.
Во фрикционной муфте под влиянием магнитного потока создается тяговое усилие и ведомая полумуфта притягивается к ведущей полумуфте. Ведомая полумуфта отжимается от ведущей полумуфты с помощью пружины.
В муфте скольжения передача момента вращения от ведущей к ведомой полумуфте осуществляется благодаря созданию вращающегося магнитного поля обмоткой расположенной на ведущей полумуфте (чем больше напряжение тем меньше скольжение, тем самым можно именять коэффициент передачи скорости муфты от 0 до 1).
Пневматические и гидравлические исполнительные маханизмы.
Используются мембранные и поршневые исполнительные механизмы. В первых эластичная мембрана находится в центре камеры ее жесткий центр соединен с выходным штоком исполнительного механизма. В камеру подается либо рабочая жидкость либо сжатый воздух. Бывают одностороннего действия (с противодействующей пружиной) и двустороннего действия (беспружинные). Входной величиной является давление, выходной - перемещение штока исполнительного механизма. В ИМ двухстороннего действия противодействующее усилие формируется за счет давления обратной связи. При перемещении шток воздействует на редуктор давления на выходе которого значение давления пропорционально перемещению штока. Мембранные ИП имеют относительно небольшое перемещение выходного штока. Для больших перемещений применяют поршневые исполнительные механизмы.
По характеру алгоритма функционирования СУ подразделяются на стабилизирующие, программные, следящие и оптимальные.
Стабилизирующие - поддерживают регулируюмую величину на постоянном заданном уровне.
Программная - алгоритм функционирования содержит предписание изменять регулируемую величину в соответствии с заранее заданной функцией.
Следящей - изменять регулируемую величину в зависимости от изменения переменной величины на входе автоматической системы.
В оптимальных системах - поддерживается оптимальное значение регулируемой величины.
7.Структуры схемы автоматических систем.
1. Алгоритмическая
2. функциональная
3. Конструктивная
Структурную схему СУ у которой за входную величину принято задающее воздействие а за выходную величину регулируемую величину называют структурной схемой по каналу задающего воздействия.
Такую структурную схему у которой за входную величину принято возмущающее воздействие а за выходную величину - регулируемая величина называют структурной схемой системы по каналу возмущающего воздействия .
Основы теории управления
Работа системы управления независимо от ее физической природы принципа действия и назначения полностью определяется ее дифференциальным уравнением, решение которого позволяет судить о качестве ее функционирования. Для упрощения задачи нахождения решения описывающее работу УУ в целом систему разбивают на ее отдельные элементы переходные процессы в которых описываются достаточно простыми дифференциальными уравнениями. Если при решении будет установлено что переходные процессы не удовлетворяют заданным технологами требованиями к качеству регулирования то следует изменить параметры настройки системы. Сложная система регулирования содержит большое количество элементов которые могут соединяться последовательно, параллельно и встречно параллельно. В связи с этим для исследования систем применяется математическая операция - преобразование Лапласа (которое называют операционным исчислением). Функцию x(t) называют оригиналом функции X(p), которую называют изображением. Математических это записывается
L[x(t)] = X(p)
операция перехода от изображения к искомой функции называют обратным преобразованием Лапласа. При этом все расчеты существенно упрощаются так как операции дифференцирования оригиналов при нулевых начальных условиях заменяются операцией умножения изображения на оператор p в соответствующей степени.Операции интегрирования заменяются операциями деления изображения на оператор p. Тоесть происходит переход от дифференциального уравнения к алгебраическому, что значительно упрощает все расчеты. В технической литературе имеются подробные таблицы перевода оригиналов различных выражений в соответствующие им изображения и обратно. Отношение изображения выходной величины элемента системы к изображению его входной величины при нулевых начальных условиях называют передаточной функцией элемента системы (передаточной функцией звена). Передаточная функция элемента системы и изображение его входной величины определяют изображение выходной величины. Так как передаточная функция системы полностью определяет ее динамические свойства, то первоначальная задача расчета УУ сводится к определению ее передаточной функции. На функциональных схемах при изображении звеньев передаточные функции вписаны в прямоугольники. Передаточная функция системы последовательных звеньев равна произведению передаточных функций отдельных звеньев. Передаточная функция системы состоящей из параллельных звеньев равно сумме передаточных функций этих звеньев. При встречно - параллельном соединении звеньев одновременно с входной величиной системы на вход подается ее выходная величина прошедшая через звено обратной связи с передаточной функцией Wос. При отрицательной обратной связи ее виличина вычитается из выходной величины. При положительной суммируется. Если в качестве обрат ной связи усительное звено то такая связь называется жесткая обратная связь.
В системах могут быть звенья у которых нет установившегося соотношения между входной и выходной величинами т.е. нет статической характеристики такие звенья называются астатическими (обекты регулирования делятся на статические и астатические).
Подавая на вход системы гармонические колебания с одной и той же амплитудой но с различными частотами на выходе системы получаем гармонические колебания с теми же частотами но различными амплитудами и фазами относительно входных колебаний. Отношение выходной величины системы к входной величине выраженной в комплексной форме называют комплексной частотной характеристикой (КЧХ) системы. Отношение Авых/Авх является модулем, а разность фаз ее фазой. Выражает зависимость параметров установившихся выходных колебаний от тех же параметров входных колебаний при различных частотах. Зависимость отношения амплитуд выходных и входных колебаний от их частоты называют амплитудно-частотной характеристикой (АЧХ) системы. Зависимость разности фазы выходных и входных колебаний от частоты называют фазочастотной характеристикой (ФЧХ) системы. Для практических расчетов широко используются частотные характеристики построенные в логарифмическом масштабе в виде ломанных линий из прямолинейных отрезков. Логарифмической единицей усиления или ослабления мощности сигнала при прохождении его через какое либо устройство при выражении десятичным логарифмом значения отношения мощности на выходе к мощности на входе в технике принят бел. Так как бел является достаточно крупной единицей усиления (ослабления) мощности (увеличение мощности в 10 раз равно 1Б) то в ситемах управления за единицу ее принят децибел: 1дБ=0,1Б. Величину логарифма АЧХ выраженную в децибелах называют логарифмической фазочастотной характеристикой (ЛФЧХ). Фазочастотную характеристику построенную в полулогарифмическом масштабе называют логарифмической фазочастотной характеристикой (ЛФЧХ). За единицу частоты принята логарифмическая единица октава или более крупная - декада. Октавой называют диапазон частот между какой либо величиной частоты и ее удвоенным значением. Декадой называют интервал частот между какой либо величиной частоты и ее десятикратным значением.
Если после окончания переходного процесса система снова приходит в первоначальное или другое равновесное состояние то такую систему называют устойчивой, в противном случае неустойчивой. Для устойчивой необходимо чтобы переходной процесс был затухающим Переходная составляющая изменения выходной величины являтся общим решением однородного дифференциального уравнения которое характеризует собственные динамические свойства системы. Определив корни характеристического уравнения общее однородного дифференциального уравнения можно найти по известной формуле.
Корни могут быть нулевыми вещественными комплексными сопряженными Число экспоненциальных слагаемых входящих в выражение переходной составляющей равно числу корней характеристического уравнения. Если показатели отрицательных то со временем абсолютные значения со временем будут стремится к нулю. т.е. система устойчива если все корни характеристического уравнения отрицательны.
8. Критерии устойчивости системы управления
Необходимые и достаточные условия устойчивости системы определяются с помощью критерия Рауса, критерия Михайлова и амплитудно-фазового критерия Найквиста.
Первый критерий устойчивости применяется в виде неравенств составленных по особым правилам (алгоритму) из коэффициентов характеристического уравнения А(Р)=0 замкнутой системы. Для устойчивости линейной системы первого и второго порядка необходимо и достаточно чтобы все коэффициенты характеристического уравнения были положительны, а для системы третьего кроме того произведение средних коэффициентов уравения были больше призведения их крайних коэффициентов.
Критерий устойчивости Михайлова. Заменив в характеристическом уравнении замкнутой системы комплексную переменную мнимой переменной получим функцию минимого переменного в которой может принимать любые значения от +∞ до - ∞. Корни характеристического уравнения изобразятся в виде течек рр.... При этом все вещественные отрицательные корни будут располагаться слева от мнимой оси. Наоборот все вещественные положительные корни находятся на действительной положительной оси а все комплексные корни имеющие положительную вещественную часть - справа от мнимой оси. Мнимые корни располагаются на мнимой оси. Из этого следует что для обеспечения устойчивости линейной системы необходимо и достаточно чтобы все корни характеристического уравения на плоскости комплексного переменного располагались слева от мнимой оси. Функция на комплексной плоскости изображается вектором начало которого расположено в точке О а конец определяется координатами . С увеличением модуль и фаза вектора изменяется и конец его описывает кривую называемую годографом Михайлова. Линейная система n го порядка устойчива если при изменении w от 0 до ∞ годограф Михайлова последовательно обходит n квадратов комплексной плоскости против часовой стрелки начинаясь в точке (a,j) на положительной вещественной полуоси и нигде не проходя через начало координат. В противном случае система будет неустойчива.
Критерий устойчивости Найквиста. Замкнутая линейная система устойчива если приращение фазы функции при изменении ω от 0 до ∞ равно mπ где m число корней характеристического уравнения разомнутой системы лежащих на комплексной плоскости справа от мнимой оси.
Логарифмический критерий устойчивости Если система устойчива в разомкнутом и замкнутом состояниях то КЧХ разомкнутой системы не охватывает точку (-1,j0) т.е.W <1 при φ = - π. Так как lg1=0, то необходимым и достаточным условием устойчивости такой системы является пересечение ЛАЧХ оси абсцисс раньше чем ЛФЧХ пересечет линию соответствующую ее фазовому сдвигу - π.
Показатели качество процесса регулирования
Время регулирования называют время в течении которого начиная с момента приложения воздейтвия на систему отклонение регулируемой величины от ее заданого значения меньше наперед заданного значения определяется длительностью переходного процесса
Перерегулирование называют максимальное отклонение регулируемой величины от установившегося значения выраженное в процентах.
Колебательность характеризуется числом колебаний регулируемой величины за время регулирования.
Метод оценки качества процесса по распределению корней характеристического уравнения системы.Одним из косвенных показателей качества устойчивости автоматических систем регулирования является степень удаленности корней характеристического уравнения замкнутой системы лежащей в левой комплексной полуплоскости от мнимой оси. Расстояние а от ближайшего корня до мнимой оси характеризует запас устойчивости системы и называется степенью устойчивости этой системы. Наибольший из углов образованных отрицательной действительной полуосью и лучами проведенными из начала координат через корни характеризует колебательност системы. Котангенс этого угла называется коэффициентом затухания колебаний или степенью колебательности.
Оценка качества процесса по комплексной частотной и логарифмической частотным характеристикам разомкнутой системы.
Запас устойчивости системы помодулю и фазе.Оценка качества процесса регулирования может быть сделана по КЧХ устойчивой разомкнутой системы. Степень устойчивости замкнутой системы находится в прямой зависимости от степени удаления точки пересечения КЧХ разомкнутой системы с отрицательной вещественной полуосью U от точки (-1,j0). Это расстояние называют запасом устойчивости системы по модулю.Угол γ образованный вещественной отрицательной полуосью и лучем проведенным из начала координат через точку пересечения КЧХ с окружностью единичного радиуса имеющий центр в начале координат называют запасом устойчивости системы по фазе.Запас устойчивости по модулю с показывает насколько должен измениться модуль КЧХ системы при ее неизменных фазовых соотношениях для выхода системы на границу устойчивости. Таким образом запас устойчивости по модулю представляет собой запас по коэффициенту передачи к разомкнутой системы относительно его критического по устойчивости значения. В связи с этим возмущающие воздействия на систему приводящие к увеличению ее коэффициента усиления без изменения фазового сдвига регулируемой виличины называется возмущающим воздействием по модулю. Воздействия на систему приводящие к увеличению запаздывания в ней без изменения коэффициента передачи системы называется возмущающим воздействием по фазе.
Интегральные оценки качества процесса. Динамической ошибкой переходного процесса возникающей при изменении воздействия на систему называют переменную во времени разность между установившимся значением выходной величины после окончания переходного процесса и текущим переменным значением выходной величины в течении переходного процесса. Эта величина измеряется определенным интегралом этой виличины при изменении t от 0 до ∞, который называется линейной интегральной оценкой качества. При наличии перерегулирования в переходном процессе и колебательном ее характере применяют квадратичную интегральную оценку качества вида
Применяют обобщенный интегральный критерий вида в котором минимизируется не только величина и длительность отклонения регулируемой виличины от заданного значения но и производные от отклонения (скорость и ускорение).
Переходной процесс замкнутой системы полностью определяется ее передаточной функцией или КЧХ, которую можно разделить на вещественную и мнимую части.
Статические и динамические характеристики типовых звеньев соединений и объектов регулирования.
Простейшие звенья называются типовыми элементарными линейными звеньями. С учетом их динамических свойств эти звенья соответственно называют усилительными интегрирующими дифференцирующими апередическими колебательными запаздывающими.
Усилительное звено В усилительном звене выходная величина в каждый момент времени пропорциональна входной величине. Коэффициент пропорциональности называют коэффициентом усиления или коэффициентом передачи звена. Усилительное звено передает сигнал мгновенно без динамических переходных процессов и искажений.КЧХ представляет вектор совпадающий с положительным направлением оси абсцисс модуль которого не зависит от частоты и равен коэффициенту передачи звена. Воздействие любой частоты усиливается в одинаковой степени без фазового сдвига.
Интегрирующее звено. Выходная величина интегрирующего звена пропорциональна интегралу входной величины.
Дифференциальное уравнение интегрирующего звена имеет вид
Коэффициент К называется коэффициентом усиления звена по скорости. Он числено равен скорости изменения выходной величины при единичном значении входной величины.
Диффервенциальное звено Выходная величина дифференцирующего звена пропорциональна производной по времени от входной величины.
Апередическое звено. Кривые переходных процессо имеют вид экспонент т.е. время необходимое для того чтобы выходная величина достигла установившегося значения теоретически бесконечно велико. Поэтому его называют инерционным звеном первого порядка.
Колебательное звено. Степень затухания зависит от отношения вещественной составляющей комплексных корней характеристического уравнения к их мнимой составляющей Если вещественная и мнимая составляющая корней характеристического уравнения равны то такое колебательное звено называется консервативным. Переходной процесс в этом случае незатухающий колебательный с частотой периодом и амплитудой. чем больше т и меньше т тем больше степень затухания колебательного звена.
Запаздывающее звено. Выходная величина в запаздывающем звене точно повторяет входную величину но с некоторым запаздыванием по времени
Соединение типовых звеньев.
Типовые идеальные регуляторы.
Пропорциональные регуляторы
При подключении к объекту такого регулятора КЧХ объекта увеличивается на каждой частоте пропорционально в к раз. В динамическом отношении эти регуляторы являются усилительным звеном.
ЛЕКЦИЯ 2
АВТОМАТИЧЕСКИЕ РЕГУЛЯТОРЫ
Интегральные регуляторы Выходная величина такого регулятора пропорциональна интегралу от входной величины. Коэффициент передачи определяет степень ввода в закон регулирования интеграла и является параметром настройки И- регулятора.
Дифференциальные регулирующие устройства И регуляторы не могут упреждать ожидаемые отклонения регулируемой величины реагируя только на уже имеющиеся в данный момент нарушения технологического процесса. В тоже время если регулируемая величина в какой-то момент времени начинает быстро отклоняться от заданного значения то это означает что на объект поступили значительные возмущения и что отклонения регулируемой величины в результате этого возмущения будут значительными. В этом случае желательно иметь регулятор который вырабатывал бы регулирующее воздействие пропорционально скорости отклонения регулируемой величины от заданного значения. Такой регулятор реагирует на скорость изменения регулируемой величины и формирует соответствующее воздействие.
Пропорционально-интегральные регуляторы
ПИ регуляторы оказывают воздействие на регулирующий орган пропорционально отклонению и интегралу от отклонения регулируемой величины. Скорость перемещения исполнительного механизма в пи регуляторе пропорциональна как скорости изменения регулируемой величины так и самому изменению регулируемой величины. В пи регуляторе при отклонении регулируемой величины от заданного значения мгновенно срабатывает пропорциональная часть регулятора а затем воздействие на объект постепенно увеличивается под действием интегральной части регулятора. Параметрами настройки пи регулятора являются коэффициент пропорциональности к и постоянная времени интегрирования, которую принято называть временем изодрома. При поступлении на вход регулятора постоянного сигнала х=х в начальный момент времени мгновенно срабатывает пропорциональная составляющая и на выходе регулятора появляется сигнал. В дальнейшем по закону линейно начинает нарастать выходной сигнал от интегральной составляющей и при т= Е выходной сигнал достигает высокого значения.
Пропорционально-интегрально-дифференциальные регуляторы.
Пропорционально-дифференциальные регуляторы. ПД регуляторы оказывают воздействие на регулирующий орган пропорционально отклонению регулируемой величины и скорости ее отклонения.
Постоянная времени Т называется постоянной времени дифференцирования Она определяет величину составляющей регулирующего воздействия по скорости. В динамическом отношении ПД регулятор представляет собой параллельное соединение усилительного и идеально - дифференцирующего звеньев.
ПИД регуляторы воздействуют на регулирующий орган пропорционально отклонению х регулируемой величины, интегралу этого отклонения и скорости изменения регулируемой величины. При скачкообразном изменении регулируемой величины идеальный ПИД регулятор в начальный момент времени оказывает мгновенное бесконечно большое воздействие на регулирующий орган затем величина падает до значения определяемого пропорциональной частью регулятора после чего как и в ПИ регуляторе постепенно начинает оказывать влияние астатическая часть регулятора.
Параметрами настройки регулятора являются коэффициент пропорциональности регулятора постоянная времени интегрирования и постоянная времени дифференцирования. Этот регулятор по возможностям настройки является более универсальным по сравнению с другими регуляторами. С его помощью можно осуществлять различные законы регулирования. Так при Тд =0 и бесконечно большой величине Ти получаем П регулятор при Тд =0 получаем ПИ регулятор при бесконечно большой величине Ти и конечных значениях Кр и Тд получаем ПД регулятор.
Классификация автоматических регуляторов
По конструктивным признакам подразделяются на аппаратные приборные агрегатные и модульные.
Аппаратного типа представляют собой единое целое со структурной схемой и используются как автаномные средства автоматизации Они имеют встроенные измерительные приборы для контроля за действительным значением регулируемой величины комплектуются первичными измерительными преобразователями задающими устройствами.
Регуляторы приборного типа работают только в комплекте с вторичным измерительным прибором. Приборные регуляторы не имеют непосредственной связи с первичным измерительным преобразователем. Сигнал об отклонении регулируемой величины от заданного значения поступает на вход приборного регулятора от вторичного измерительногоь прибора. Заданное значение в приборе сравнивается с действительным значением регулируемой величины определяемым положением подвижной измерительной системы прибора и разность подается на вход регулятора. Достоинство этих регуляторов то что они не требуют установки дополнительных первичных измерительных преобразователей и прокладки от них до регуляторов линий связи.
Автоматические регуляторы построенные по блочному типу состоят из отдельных унифицированных блоков выполняющих определенные функции Это позволяет проектировать из блоков автоматические регуляторы различного функционального назначения.
Автоматические регуляторы построенные по модульному принципу состоят из отдельных модулей выполняющих простейшие операции.
По энергетическим принципам регуляторы подразделются на регуляторы прямого действия и регуляторы непрямого действия. В первых энергия извне не подается во вторых энергия подается извне и подразделяются на электрические (электромеханические, электронные), пневматические гидравлические и комбинированные.
По виду используемой энергии электрические, пневматические, гидравличесчкие, комбинированные. По характеру изменения регулирующего воздействия с линейным и нелинейным законом регулирования.
Многоканальные
Самонастраивающие
Оптимальные
цифровые регуляторы реализующие режим управления технологическим процессом с помощью микро и мини- ЭВМ.
Структурные схемы промышленных регуляторов.
Схемы пропорциональных регуляторов.
Схемы пропорционально-интегральных регуляторов.
Схемы пропорционально-интегрально-дифференциальных регуляторов
Схемы релейно-импульсных регуляторов с исполнительными механизмами постоянной скорости.
Позиционные регуляторы
Регулирующие органы
Электрические позиционные регуляторы (терморегуляторы)
Синтез автоматических систем и определение оптимальных параметров настройки регуляторов (Структурный синтез автоматических систем).
Синтез инвариантных систем
(системы с компенсацией возмущения, каскадные системы)
Принципы синтеза оптимальных (экстремальных) систем
Определение оптимальных параметров настройки регуляторов.
Графоаналитические методы определения оптимальных настроек
Определение оптимальных параметров настройки ПИ регулятора из режима вынужденых колебаний разомкнутой системы.
Организованный поиск оптимальных параметров настройки регуляторов.
Алгоритмический метод настройки аналоговых ПИД регуляторов.
Определение оптимальных параметров настройки двухпозиционных регуляторов.
5.1 Автоматизаия управления термообработкой
Применение термообработанного сплава Д16Т позволяет на 60% уменьшить массу агрегатов по сравнению со стальными. Современные дюралюмины - это многокомпонентные сплавы на основе системы А1-Cu-Mg с добавками марганца и других элементов. Помимо меди и магния в дюралюмине всегда содержатся марганец и примеси железа и кремния. Медь и магний - основные компоненты, обеспечивающие упрочнение сплавов. Марганец является обязательной присадкой, измельчающей структуру, повышающей прочность и коррозионную стойкость. Железо и кремний - неизбежные примеси. Железо является вредной примесью, снижающей прочность и пластичность дюралюмина. Кремний до некоторой степени устраняет вредное влияние железа, связывая его в более легко разрушаемую при деформации фазу.
Дюралюмины способны обеспечивать высокие механические свойства (на уровне углеродистых сталей), обладая в то же время малым удельным весом. Это делает их очень ценным конструкционным материалом для многих областей техники.
Наибольшее применение среди дюралюминов нашли сплавы Д1 и Д16, которые широко используют в машиностроительной промышленности. Из них изготовляют листы, профили, трубы, проволоку, штамповки и поковки (рис.1).
Рис.1 Полуфабрикаты из дюралюмина
Для обеспечения высокой прочности дюралюмин подвергают закалке и естественному или искусственному старению. Чтобы уяснить причины упрочнения сплавов при термической обработке, рассмотрим фазовый состав и превращения в двухкомпонентном сплаве, состоящем из алюминия и 4% меди.
Равновесная структура сплава при комнатной температуре представляет собой α твёрдый раствор, содержащий около 0,5% меди, и включения интерметаллидов типа СuАl2, При такой структуре сплавы обладают низкой прочностью и хорошей пластичностью. Для максимального упрочнения сплавов термической обработкой необходимо решить две задачи:
Повысить прочность основной части структуры, т.е. кристаллов α твёрдого раствора;
Обеспечить образование вместо относительно крупных избыточных кристаллов интерметаллида СuАl2, большого количества мельчайших вторичных выделений, препятствующих движению дислокаций.
Известно, что напряжение, необходимое для «проталкивания» дислокации между частицами, разделёнными расстоянием L, равно: τ = G∙ϐ/L, где G - модуль сдвига, ϐ - вектор Бюргерса дислокации.
Следовательно, чем мельче частицы, тем больше их количество, меньшее расстояние L между ними и большее напряжение «проталкивания». Отсюда, чем мельче частицы, тем больше их упрочняющее воздействие. Скольжение дислокаций осуществляется путём проталкивания их между этими частицами. По мере того, как расстояние между частицами уменьшается, напряжение «проталкивания» дислокаций между препятствиями возрастает, что и приводит к упрочнению. Именно поэтому максимальный эффект упрочнения наблюдается при тех режимах старения, при которых образуются дисперсные, равномерно распределённые на небольших расстояниях одна от другой метастабильные промежуточные фазы. Укрупнение частиц приводит к уменьшению их количества, увеличивает расстояния между ними и способствует снижению прочности и твёрдости. Режим упрочняющей обработки дюралюминов разных марок отличаются незначительно, но особенностью их термической обработки является необходимость жёсткого соблюдения рекомендованной температуры нагрева под закалку. Особенностью термообработки дюрали является очень узкий интервал закалочных температур. Если сплав недогреть, то не происходит растворения вторичных фаз и эффекта закалки не будет. Если сплав перегреть, то по границам зерен появляется жидкая фаза, происходит усадка, образуется микропористость и резко снижаются прочность и пластичность. После нагрева и выдержки перенос деталей из печи в закалочный бак должен проводиться очень быстро (не более 30 сек). Поэтому для закалки алюминиевых сплавов строят специальную печь. После закалки проводят старение. Для жаропрочных дюралей применяют искусственное старение (120-1600 С) от 4 до 12 часов.
Так, например, для Д16 температура закалки должна составлять 495...505 °С. Это требование объясняется тем, что указанные температуры весьма близки к температуре начала плавления. Превышение рекомендуемых температур вызывает оплавление границ зёрен и вызывает резкое снижение пластичности. Что касается режимов старения, то они могут быть разнообразными. Так при естественном старении сплава Д16 максимальная прочность достигается через 4 суток.
Первой упрочняющей операцией для дюралюмина является закалка. Возможность применения закалки основана на наличии переменной растворимости меди в алюминии. Её цель - получить в сплаве неравновесную структуру пересыщенного твёрдого раствора с максимальной концентрацией меди. Закалка заключается в нагреве сплава несколько выше линии переменной растворимости (но не выше солидуса) с последующим резким охлаждением в холодной воде.
При нагреве происходит полное растворение вторичных кристаллов СиАl2, и сплав приобретает однофазную структуру α твёрдого раствора с высокой концентрацией меди (около 4%). В результате быстрого охлаждения распад высокотемпературного твёрдого раствора не успевает происходить, несмотря на понижение растворимости меди. Таким образом, при комнатной температуре удается зафиксировать пересыщенный твёрдый раствор меди в алюминии с сильно искажённой кристаллической решёткой. Это искажение решётки твёрдого раствора способствует торможению дислокаций и вызывает повышение прочности сплава.
Так, например, отожжённый дюралюмин Д16 имеет предел прочности 220 МПа, а непосредственно после закалки около 300 МПа. Однако наибольшее упрочнение происходит при последующем старении.
Старение представляет собой выдержку закалённого сплава при сравнительно невысоких температурах, при которых начинается распад пересыщенного твёрдого раствора или подготовительные процессы, предшествующие его распаду.
При старении изменение структуры и свойств в зависимости от температуры и времени выдержки происходит в несколько этапов.
На первом этапе в решётке твёрдого раствора образуются субмикроскопические зоны с высокой концентрацией меди. Если в основном пересыщенном растворе содержится около 4% меди (в рассматриваемом сплаве Аl + 4% Cu), а в соединении CuАl2, которое должно выделиться в конечном счёте из раствора - 52% Cu, то в этих зонах концентрация меди промежуточная и возрастает по мере развития процесса. Эти зоны получили название зоны Гинье-Престона, или зон Г.П.. В сплавах типа дюралюмин они имеют пластинчатую форму, а их кристаллическая структура такая же, как и у твёрдого раствора, но с меньшим параметром решётки.
Сущность второго этапа процесса заключается в некотором росте зон Г.П., обогащении их медью до концентрации, близкой к соединению СuAl2, и упорядочении их структуры.
Для нагрева деталей под закалку, для термообработки высоколегированных и быстрорежущих сталей, отжига стальной проволоки и ленты обычно использовались высокотемпературные печи СНО-4.8.2,5/13-И2. В таких печах металл нагревается за счет тепла выделяющегося при прохождении электрического тока по спиралям изготовленным из жаропрочных металлов с большим электросопротивлением. Предельная температура нагрева элементов из наиболее жаростойких сплавов достигает 13000С при стойкости 100 часов.
Печь состоит их рабочей камеры, образованной футеровкой из слоя огнеупорного кирпича, изолированной от металлического кожуха теплоизоляционным слоем. Оборудование управления печью значительно устарело, хотя сами печи и их силовые части находились в рабочем состоянии. На таких печах обычно устанавливались круговые бумажные самописцы (рис.1), которые выполняли функцию регулирования. Данные по температуре снимались с термопар, установленных на сводах печей.
Рис.1 Круговой бумажный самописец
При обследовании объекта управления специалистами завода было решено оставить без замены и модернизации сами печи и заменить только системы управления с возможностью как локального, так и автоматического управления со сбором данных на рабочем месте дежурного термиста.
Регулирование рабочей температуры в электрических печах сопротивления производилось изменением поступающей в печь мощности. Регулирование подводимой к печи мощности могло быть произведено периодическим отключением и подключением трансформаторов печи к питающей сети (двухпозиционное регулирование). Такая схема позволила просто заменить самописцы-регуляторы более современными контроллерами, повторив алгоритм управления.
Был предложен следующий алгоритм работы системы.
Контроллер посылает управляющий сигнал на магнитные пускатели, которые подают напряжение 380В на повышающие трансформаторы для включения нагревательных тэнов.
Нормированный сигнал с термопары через преобразователь сигнала термпопар поступает на аналоговый вход контроллера. Поддержание заданного уровня температуры достигается путем временного отключения питания с трансформаторов. С пульта на внешнем шкафу управления задается кривая нагрева.
Рис.2 Схема подключенич датчика к объекту упраления
Температура в печи растет до значения Т +1/2ΔТ, где Т – заданная температура, ΔТ – заданный интервал температуры, в пределах которого происходит регулирование (гистерезис температуры). В этом момент контроллер отключает печь.
За счет поглещения теплоты нагреваемым телом и потерь в окружающее пространство температура снижается до значения Т -1/2ΔТ, после чего контроллер вновь выдает команду на подключение печи к сети. При этом задаются температура, время предварительного нагрева и время выдержки при данной температуре и окончательная температура, при которой производится закалка.
Данные от контроллера печи по протоколу ModbusRTU интерфейса RS-485 поступают на пост дежурного термиста.
Рис.3 Установка термообработки с системой управления
Разработанная установка относится к новому поколению оборудования с компьютерным управлением для термообработки изделий. Система управления установки «УВТ», построенная на базе компьютера (верхний уровень) и промышленного терморегулятора ОВЕР ТРМ 101 (нижний уровень), относится к классу систем, предназначенных для управления процессами путем изменения различных параметров, основным из которых является температура обработки.
Система управления является иерархической по информационной модели, функциям управления и программному обеспечению. Технические средства терморегулятора обеспечивают автономную работу системы управления без верхнего уровня. Для оперативного управления технологическим процессом применяется малогабаритный пульт управления. В соответствии со схемой термической обработки разработаны следующие
Прибор ТРМ 101 в комплекте с первичным преобразователем предназначен для измерения физического параметра контролируемого объекта, отображения измеренного параметра на встроенном цифровом индикаторе а также формирования сигналов управления встроенными выходными устройствами, которые осуществляют регулирование измеряемого параметра.
Терморегулятор преобразует входные аналоговые сигналы от датчиков температуры. Микропроцессор получает информацию о текущей температуре с точностью 0,1 градуса Цельсия и обеспечивает её первичную обработку (достоверность, выбраковка, усреднение) для формирования массива данных, включающего текущую и заданную температуры, скорость изменения температуры, производную скорости температуры. Данные массивов служат исходной информацией для алгоритмов технологической задачи.
При управлении процессом термообработки важно выполнение технологических ограничений, качество выпускаемой продукции, автоматическое обнаружение неисправностей, анализ аварийных и внештатных ситуаций.
На базе персонального компьютера организовано автоматизированное рабочее место оператора-технолога, обеспечивающее индикацию и нагревательных параметров технологического процесса, сигнализацию нарушений режима обработки. Ввод, редактирование числовых значений программы термообработки осуществляется из окна "Программирование" после ввода соответствующего пароля.
Задание управляющих воздействий и ввод программируемых параметров технологического процесса осуществляется с помощью клавиш, отображаемых на сенсорном мониторе компьютера.
Основное окно интерфейса оператора отображает текущее состояние установки (цвет элемента: красный – выключен или закрыт, зелёный – включён или открыт) и текущие значения параметров процесса термообработки (давление вакуумной схемы, температура и скорость изменения температуры при закалке и отпуске).
Программное обеспечение верхнего уровня обеспечивает:
-) отображение состояния механизмов и датчиков установки на мониторе компьютера;
-) индикация текущих значений параметров установки в реальном масштабе времени;
-) ввод, редактирование и просмотр программ нагрева;
-) выход на режим закалки и отпуска по программе;
-) возможность регистрации параметров процесса закалки и отпуска,
архивирование результатов.
Рис.4 Диалоговое окно для установки параметров термообработки
Конфигуратор служит для удаленного (по сети RS-485) программирования прибора ТРМ101 с помощью персонального компьютера и имеет графический интерфейс.
Конфигуратор позволяет Конфигуратор позволяет:
считывать программируемые параметры из прибора в ПК;
записывать программируемые параметры из ПК в прибор;
создавать конфигурацию, т.е. задавать набор определенных значений программируемых параметров;
сохранять конфигурацию в файле;
запускать и останавливать ПИД-регулирование;
задавать параметры, запускать и останавливать автонастройку;
устанавливать защиту от несанкционированного изменения программируемых параметров прибора.
К компьютеру с помощью адаптера можно подключить до 32 приборов.
При подключении нескольких приборов к одному COM- порту через адаптер АС3 образуется сеть. Сетевые параметры должны быть одинаковыми для всех приборов, но каждый прибор в сети должен иметь индивидуальный базовый адрес. Конфигуратор работает с каждым из приборов в сети по очереди.
ЛЕКЦИЯ 3
ПРИМЕНЕНИЕ ЭЛЕКТРОННЫХ СРЕДСТВ ДЛЯ ТЕПЛОВОЙ ОБРАБОТКИ МАТЕРИАЛОВ. ЦИФРОВЫЕ ЛОГИЧЕСКИЕ ПЕРЕКЛЮЧАТЕЛИ
В последние годы значение цифровой техники все более и более возрастает. Причина этого заключается в значительных преимуще ствах цифровой техники, при создании сложных систем для термообработки.
Сигналы в таких системах описывают физические величины, такие как температура, давление, силу, напряжение, ток т. д. Амплитуды таких величин в зависимости от хода технологического процесса изменяются во времени. Следует различать дискретные во времени сигналы и непрерывные во времени сиг налы. Дискретные во времени сигналы могут изменять свою ам плитуду только в определенные моменты времени, в то время как непрерывные во времени сигналы могут изменять свою амплитуду непрерывно.
Системы, которые могут обрабатывать непрерывные по величи не сигналы, называются аналоговыми системами.
Цифровые сигналы могут принимать только определенные дискретные значения в фиксированные моменты вре мени. Примером цифрового сигнала является сигнал, который с по мощью двух различных уровней напряжения показывает, закрыта или открыта дверь термопечи. Подобные сигналы могут непосредственно об рабатываться цифровыми системами.
В том случае, если сигналы с непрерывной величиной должны пе редаваться цифровыми системами, эти сигналы должны быть пред варительно квантизированы. В соответствии с данным процессом, с определенными временными точками (точками считывания) со отнесена амплитуда сигнала дискретной амплитудной ступени.
Цифровые системы могут быть дискретными во времени, в этом случае их называют синхронными. Синхронизация осуществляется с помощью тактового сигнала.
Благодаря ограничению в использовании конечного числа ам плитудных ступеней, цифровая система обладает высокой помехоза щищенностью. Подвергнувшиеся воздействию помех цифровые сиг налы могут быть однозначно приведены к первоначальным дискрет ным амплитудным значениям. Но, чтобы не возникла ошибка, по меха не должна превышать половину расстояния между двумя ам плитудными ступенями.
Цифровые системы имеют ряд преимуществ перед аналоговыми системами:
При использовании цифровых сигналов не происходит воспро изведения их искажений, благодаря чему появляется возмож ность реализации систем любой степени сложности, например, микропроцессоров. Это свойство цифровых систем определяет их превосходство и при передаче на большие расстояния.
Цифровые системы сравнительно легко проектировать, посколь ку способ их описания представляющий собой булеву алге бру — аппарат очень удобный для автоматизации. Сегодня разработка сложных цифровых систем автоматизирована по средством применения высокопроизводительных алгоритмов.
В цифровой технике коды используются для того, чтобы оптималь но представить сигнал для какого-либо случая применения. Код ото бражает символы одного множества через символы второго множе ства. При этом должна существовать возможность декодирования, чтобы из кодированных символов можно было получить исходные символы.
Двоичный код является важнейшим кодом в цифровых системах, по скольку он является универсальным. Благодаря ограничению, в со ответствии с которым применяются только символы 1 и 0, стано вится возможной обработка сигналов с помощью схемных элемен тов, работающих как переключатели. Двоичный код позволяет так же пользоваться арифметикой, аналогичной арифметике десятич ных систем. Двоичную систему счисления можно рассматривать как кодирование десятичной системы.
На практике наряду с двоичным кодом внедрился шестнадцатерич ный код, поскольку он обеспечивает лучшее обозрение длинных дво ичных чисел. Шестнадцать шестнадцатеричных цифр определены в табл. 1 Шестнадцатеричные цифры больше девяти представлены буквами A-F. Для преобразования двоичных в шестнадцатеричные числа объединяют по четыре цифры двоичного числа, которые ин терпретируются как шестнадцатеричный разряд. Благодаря этому шестнадцатеричное число занимает только четверть разрядов, за нимаемых двоичным числом одинаковой величины.
Таблица 1. Шестнадцатеричные числа.
|
десятичные |
двоичные |
шестнадца теричные |
десятичные |
двоичные |
шестнадца теричные |
|
0 |
0000 |
0 |
8 |
1000 |
8 |
|
1 |
0001 |
1 |
9 |
1001 |
9 |
|
2 |
0010 |
2 |
10 |
1010 |
А |
|
3 |
0011 |
3 |
11 |
1011 |
В |
|
4 |
0100 |
4 |
12 |
1100 |
С |
|
5 |
0101 |
5 |
13 |
1101 |
D |
|
6 |
0110 |
6 |
14 |
1110 |
Е |
|
7 |
0111 |
7 |
15 |
1111 |
F |
Реальная система управления тепловым процессом отличается от идеа лизированной системы в следующем:
реальная система характеризуется непрерывным сигналом. Тех нические системы по природе своей имеют допуски и на них накладываются помехи, создаваемые такими статистическими процессами, как шумы. Вследствие этого невозможна генера ция сигналов, которые принимали бы строго два амплитудных значения.
переходы от значения 0 к значению 1 происходят в реальных системах плавно. Фронты импульса описываются временем на растания и временем спада.
выходной сигнал реагирует на входной сигнал с задержкой во времени.
Этот и приведенный в последнем пункте эффек ты являются следствием конечной скорости реакции реальных компонентов. Система на основе цифровой техники выполняется таким обра зом, чтобы она работала как система с дискретными значениями сигналов до тех пор, пока фактический сигнал (пр.температура) изменяется внутри заданных амплитудных и временных границ.
ДТЛ-схемы реализуются на диодах и транзисторах. Конечно, дополнитель но применяются и сопротивления. Термин ДТЛ произошел от английского «Diode Transistor Logic» и переводится как «диодно-транзисторная логика». Схемы этого семейства сначала строились на отдельных элементах, а затем в виде тонкопленочных и толстопленочных (интегральных) микросхем. В настоящее время они производятся почти исключительно в виде монолитных микросхем.
В TTJI-схемах имеются элементы с так называемым «открытым коллек тором». В этих элементах отсутствует сопротивление коллектора. Вывод коллектора подключен к выводу на корпусе элемента.
При синтезе схем следует правильно подбирать сопротивление коллек тора. Элементы с открытым коллектором предназначены для проводных операций.
Можно соединить открытые коллекторы нескольких элементов вместе и затем общую точку соединить с источником питания. Величи на совместного сопротивления выбирается согласно рекомендациям про изводителя. При этом большое значение имеет число совместно подклю ченных элементов.
В цифровых логических переключательных схемах в устройствах термообработки транзисторы ис пользуются как переключатели. Их задача заключается в том, что бы замыкать или размыкать цепь для протекания тока. Поэтому в идеальном случае они должны переключаться из положения корот кого замыкания во включенном состоянии, в положение с бесконечно большим сопротивлением в выключенном состоянии. Однако реальные транзисторы выполняют эти задачи неполно.
Существуют следующие технологии логических переключательных схем. Наиболее часто применяемой технологией логических переключа тельных схем является КМОП-технология (комплиментар ная структура металл-окисел-полупроводник).
Под нагрузочной способностью понимают коэффициент разветвления на выходе логического элемента, то есть количество вентилей, подсоединяемых к выходу. Как правило, к выходу одного вентиля подключается несколько входов других вентилей. К стан дартному КМОП-вентилю может быть подключено большое число (например, 50) входов стандартных вентилей, что является след ствием чисто емкостного характера входа КМОП вентиля. При опи сании говорят, что КМОП-вентиль имеет коэффициент нагрузки по выходу например 50. Но при такой емкостной нагрузке выхода повышается время переключения.
Предельные значения и параметры схем
Предельными называются величины, которые ни в коем случае не должны быть превышены. Если это произойдет, то элемент будет выведен из строя. Для стандартных TTJI-схем действуют следующие общие предельные зна чения:
К основным параметрам относятся статические характеристики, быст родействие и логические данные. Одним из главных параметров является напряжение питания. Оно может варьироваться между 4,75 В и 5,25 В. Ти пичным значением является 5 В.
Цоколевка, вид сверху
Для всех элементов указывается нижняя граница входного напряжения высокого-уровня. Она составляет обычно 2 В. При самом малом напряжении уров ня равном 2 В, выходное на пряжение UQL не может превышать 0,4 В, даже когда выходной ток дости гает максимального значения 16 мА.
Стандартные интегральные TTJI-микросхемы отличаются сравнительно высоким энергопотреблением. Средняя микросхема потребляет при напряжении питания 5,25 В ток порядка 8 мА, что соответствует по требляемой мощности 42 мВт. Схема содержит четыре элемента И-НЕ. Значит, каждый вентиль И-НЕ потребляет примерно 10 мВт. В общем, это не очень большая величина. Однако микросхема с 10000 логическими эле ментами будет потреблять уже 100 Вт. Для питания такой микросхемы уже не получится использовать батарейки. Поэтому стандартные интегральные TTJI-микросхемы работают преиму щественно от стационарных стабилизированных источников питания.
ТТЛ с пониженным энергопотреблением (Low- Power-TTL, LTTL)
Low Power с английского переводится как пониженное энергопотребление. ТТЛ-элементы с пониженным энергопотреблением потребляют 1/10 мощ ности, потребляемой стандартными TTJI-элементами. Уменьшения энерго потребления можно добиться, увеличивая сопротивления внутри микро схемы. Типичный элемент ТТЛ с пониженным энергопотреблением изо бражен на рис. 6.71. Видно, что структуры стандартной ТТЛ-схемы и ТТЛ с пониженным энергопотреблением практически идентичны. Однако разли чие становится ясным при внимательном рассмотрении сопротивлений. Номиналы сопротивлений стандартных ТТЛ указаны серым шрифтом в скоб ках. Номиналы сопротивлений ТТЛ с пониженным энергопотреблением в десять-двенадцать раз больше
Один логический элемент И-НЕ схемы ТТЛ с пониженным энергопо треблением потребляет мощность порядка 1 мВт. Быстродействие элемен тов в основном определяется временами заряда-разряда емкостей транзис торов. При увеличении сопротивлений время заряда-разряда возрастает и, следовательно, быстродействие ТТЛ с пониженным энергопотреблением ниже, чем у стандартных ТТЛ.
ТТЛ с пониженным энергопотреблением потребляют 1/10 мощности, по требляемой стандартными ТТЛ. Зато быстродействие ТТЛ с пониженным энер гопотреблением примерно в три раза ниже, чем у стандартных ТТЛ.
Среднее время задержки tp,, определяющее время выполнения одной логической операции, составляет для ТТЛ с пониженным энергопотребле нием примерно 33 не.
Высокоскоростные ТТЛ (High-Speed-TTL, HTTL). Высокоскоростные ТТЛ характеризуются прежде всего высоким быстродей ствием. Внутренняя структура этого подсемейства логических элементов, как и в случае ТТЛ с пониженным энергопотреблением, не отличается от стан дартных ТТЛ. Сопротивления этого подсемейства уменьшены. Благодаря этому процессы заряда-разряда емкостей транзисторов протекают быстрее, и быстродействие существенно возрастает. Среднее время за держки tp составляет примерно 5 нс. За быстродействие приходится платить повышенным энергопотребле нием. Оно более чем в два раза выше, чем для стандартных ТТЛ. Один вентиль И-НЕ, изображенный на рис. потребляет примерно 23 мВт. Быстродействие высокоскоростных ТТЛ-элементов в два раза выше, чем у стандартных ТТЛ. Однако они потребляют энергии более чем в два раза больше.
Компьютер, построенный на высокоскоростных ТТЛ, работает в два раза быстрее, чем компьютер на стандартных ТТЛ. Он выполнит за то же время двойную работу, но потребляют больше энергии.
При создании одновременно быстрых и экономичных микросхем исполь зуется свойство транзисторов быстро переключаться в ненасыщенном со стоянии. При подключении диода по рис. предотвращается насыщение транзистора. Диод должен иметь высокое быстродействие. Поэтому применяют диоды Шотки Диоды Шотки отличаются высоким быстродействием и пороговым напряжением 0,35 В.
Транзистор на рисможет проводить только до тех пор, пока UCE не упадет до 0,4 В. Затем диод Шотки предотвращает дальнейшее нахождение транзистора в открытом состоянии. Он сам проводит в прямом направлении. От базы ток течет через диод и переход коллектор-эмиттер к земле. Этот ток уже не течет через базу транзистора и не служит для его управления. Начало насыщения транзистора начинается тогда, когда UCE падает до значения UBE> т. е. при UCE = 0,4 В транзистор уже находится в насыщении, ко не в глубоком. Диод Шотки на рис. 6.73 называется «антинасыщающий диод». Транзи стор с диодом Шотки называется транзистором Шотки. Его условное обо значение показано на рис.. Диод при этом подразумевается по умолча нию, и его можно не обозначать на схеме.
Принципиальная схема типичного элемента ТТЛШ изображена на рис.. Это элемент И-НЕ в положительной логике. Среднее время задержки tp составляет от 2,5 до 3 нс, или примерно вдвое меньше, чем для элементов подсемейства высокоскоростных ТТЛ.
Так как транзисторы Шотки проводят слабо, выходной уровень L у них выше, чем у стандартных ТТЛ-элементов. Вследствие этого разрыв между уровнями L и Н меньше, что означает ухудшение статической помехо устойчивости.
Сравнительная оценка логических элементов
Идеальный логический элемент должен обладать очень высоким быстро действием среднее время задержки должно стремиться к нулю. Также он должен потреблять мало энергии и обладать высокой поме хоустойчивостью. Эти три свойства являются взаимоисключающими. Если стремиться к высокому быстродействию, то проигрываешь в энергопотреб лении и помехоустойчивости. Если стремиться к малому энергопотребле нию, то проигрываешь в быстродействии.
При выборе между быстродействием, энергопотреблением и помехо устойчивостью приходится искать компромисс. Свой компромисс для каж дого конкретного случая.
Для каждого подсемейства ТТЛ был найден компромисс между быстро действием, энергопотреблением и помехоустойчивостью.
Схемотехника ТТЛ постоянно совершенствуется. Появляются новые улучшенные схемы, в которых удается еще немного уменьшить энергопо требление и увеличить быстродействие при сохранении высокой помехо- устойчивости. Это становится возможным благодаря прогрессу в производ стве интегральных микросхем. В последнее время появились новые подсе мейства ТТЛ: улучшенные ТТЛШ (Adwanced-Schottky-TTL) и улучшенные ТТЛШ с пониженным энергопотреблением (Adwanced-Low-Power-Schottky- TTL). Наиболее важные параметры подсемейств интегральных микросхем приведены в следующей таблице.
Ранее наиболее распространенным способом реализации логических вентилей была транзисторно-транзисторная логика (ТТЛ). Ее функции основываются на применении многоэмиттерного тран зистора Т на входе. Если на всех входах напряжения близки к на пряжению питания (Н), то коллектор входного транзистора рабо тает как эмиттер, и транзистор работает в инверсном активном ре жиме. Включается следующий транзистор Т2 (рис.), вследствие чего коллектор на выходе соответствует уровню L. Для того, что бы входной ток был малым, коэффициент усиления инверсионно го тока транзистора Т1 должен быть близким к 1. Поэтому кон центрация легирующей примеси в коллекторе должна быть близка к концентрации примеси в базе. Если на одном из входов напря жение соответствует уровню L, то входной транзистор Т1 рабо тает в активном нормальном режиме (пропускает ток). Напряже ние коллектор-эмиттер опускается до минимального остаточного напряжения, а следующий транзистор Т2 запирается. Выходное на пряжение соответствует уровню Н. Скорость переключения может быть еще улучшена, если между базой и коллектором включить ди од Шотки таким образом, чтобы ограничить протекание тока в диоде база-коллектор транзитора. При этом заряд в базе остается малым и длительной перезарядки при переходе от прямого режи ма к инверсному режиму можно избежать. В типовое обозначение ТТЛ-вентиля с диодом Шотки вводится буква S. Транзисторы на логической схеме обозначаются s-образным значком
Если на входе Еп имеет место низкое напряжение L, то верхний выходной транзистор Тз заперт. Поскольку разрешающий вход Еп подключен к эмиттеру транзистора Т\, то этот транзистор откры вается. Вследствие этогоТ2 запирается, и на эмиттером резисторе Т2 нет падения напряжения, поэтому Т4 тоже заперт. Так как оба выходных транзистора Тз и Т4 заперты, выход вентиля находится в высокоомном состоянии.
Если на входе напряжение соответствует низкому уровню, то соот ветствующий эмиттер и диод ток не пропускают. Схема работает как нормальный вентиль НЕ-И. К выходу ТТЛ вентиля может быть подключено только ограничен ное количество входов следующих вентилей. У ТТЛ нагрузочный ток выходного каскада ограничен. Стандартные ТТЛ-элементы име ют жестко ограниченные максимальные нагрузочные токи, указан ные в специальных таблицах.
Коэффициент разветвления стандартной TTJI-серии равен 10, но при этом существует и другой коэффициент разветвления, который имеет место при смешанном использовании различных серий.
Таблица 2. Максимальные выходные и минимальные входные токи стан дартных ТТЛ-элементов.
|
М аксимал ьный нагрузочный ток |
Минимальный входной ток |
|
|
Низкий уровень |
16 мА |
1, 6 мА |
|
Высокий уровень |
0,4 мА |
0, 04 мА |
Отсюда следует, что к одному стандартному ТТЛ-вентилю мо жет быть подключено до 10 стандартных ТТЛ вентилей.
Эмиттерно-связанная логика
В эмиттерно-связанной логике (ECL, emitter-coupled logic) использу ется дифференцальные усилители, в которых транзисторы не вво дятся в насыщение (рис.). Благодаря этому данные схемы имеют повышенное быстродействие.
Во входном дифференциальном усилителе схемы напряжения вход ных сигналов х0 и х1 сравниваются с опорным сигналом. Если х0 и х1 имеют значение L, то транзисторы Т1 и Т2 заперты, а транзистор Тз открыт. Если, наоборот, хо и х1 имеют значение Н, то Т1 или Т2 открыты, а Тз заперт. Выходной сигнал имеет значение Z. Следовательно, схема выполняет функцию вентиля ИЛИ-НЕ. Порог переключения может быть задан напряжением на базе Т3, устано вленным с помощью делителя напряжения.
0V
Рис. НЕ-ИЛИ-вентиль на основе ELC: а) схема; в) логический символ
Скорость преобразование информации на уровне логических венти лей определяется их схемотехнической организацией, топологией и, главным образом, быстродействием элементарных переключателей- транзисторов.
Быстродействие транзисторов, характеризующиеся временами переключения из открытого состояния в закрытое и наоборот, опре деляется принципом действия, физической структурой и топологи ческими размерами. На протяжении сорока пяти лет переключатели в устройствах автоматики совершенствова лись. Этот процесс носит эволюционный характер — прежде всего уменьшаются размеры классических транзисторов и совершенству ются их физическая структура. Одновременно с этим процессом ведутся интенсивные поиски новых принципов функционирования, которые обеспечили бы более высокое быстродействие. В настоя щее время известно большое число транзисторов различных типов, разобраться с которыми удобно с помощью классификационной диа граммы, приведенной на рис. 3.
Первым классификационным признаком транзисторов как пере ключателей для цифровых схем являются принцип действия.
В транзисторах скоростные и усилительные свойства обеспечи ваются специфическими физическими процессами, явлениями и эф фектами, протекающими в монокристаллических и поликристалли ческих полупроводниковых материалах. В результате взаимодей ствия этих процессов и их определенной последовательности ока зывается возможным управлять величиной тока между токопроводящими (управляемыми) электродами, посредством напряжения и/или тока на входном электроде. Причем малые величины входных воздействий позволяют управлять токами между токопроводящими электродами в широком диапазоне.
Для обеспечения высокого быстродействия элементарных пере ключателей необходимо чтобы транзисторы были способны комму тировать возможно большие токи при возможно меньших управля ющих напряжениях.
Количественно это свойство транзистора как переключателя- усилителя определяется параметром, называемым крутизной характеристики. Видами физических процессов определяются также такие важ ные характеристики переключателя как сопротивления между токопроводящими электродами в открытом Rотк и закрытом Rзакр со стояниях.
Физические процессы определяют также сколько энергии необ ходимо затратить на отпирание и запирание переключателя и за какое время это можно осуществить. Скоростные качества транзи сторов определяются характерными рабочими частотами. По прин ципу действия транзисторы подразделяются на два класса биполяр ные и униполярные.
В биполярных транзисторах под воздействием входных сигна лов протекают процессы инжекции неосновных носителей заряда, их рекомбинация с основными носителями в процессе дрейфа и диф фузии, коллектирование носителей заряда.
Эти процессы обуславливает перемещение и накопление электро нов и дырок в структуре биполярного транзистора, токи и потен циалы на внешних токопроводящих электродах транзисторов в за висимости от внешнего воздействия на управляющем электроде.
Особенностями биполярного транзистора как переключателя, вы текающими из его принципа действия, являются высокая величи на крутизны преобразования, малые величины сопротивления в от крытом состоянии и высокие значения сопротивления в закрытом состоянии.
Высокая величина крутизны преобразования обусловлена про цессом инжекции неосновных зарядов, их дрейфом и диффузией, обуславливающих близкие к единице значения коэффициента пере дачи тока и экспоненциальной зависимостью тока от входного на пряжения. Малые величины сопротивления между токопроводящи ми электродами эмиттера и коллектора в открытом состоянии обу словлены, так называемым, режимом насыщения. В этом режиме сопротивление идеального биполярного транзистора равно нулю. В реальном же транзисторе это сопротивление определяется па разитным сопротивлением области коллектора. Поэтому открытый биполярный транзистор способен пропускать между электродами эмиттера и коллектора токи больших величин без существенного па дения напряжения между ними. Такова позитивная сторона режима насыщения, специфического режима работы биполярного транзи стора. Негативная сторона режима насыщения заключается в том, что в этом режиме происходит накопление избыточного заряда нео сновных носителей. Этот избыточный заряд увеличивает время за крывания транзистора на величину времени его рассасывания.
Другими факторами, определяющими быстродействие биполяр ных транзисторов являются паразитные емкости.
В униполярных транзисторах (ПОЛЕВЫХ), в отличие от биполярных, прин цип действия базируется на управлении входным воздействием (полем) потоком носителей одного знака или электронов, или дырок. Уни полярные уни полярные транзисторы называются полевыми, причем последнее на звание используется чаще.
Ток в полевых транзисторах, поскольку они являются униполяр ными, переносится только основными носителями и паразитный эф фект накопления неосновных носителей в них отсутствует. За ис ключением полевых транзисторов с управляющим р - п переходом. Это первая особенность полевых транзисторов как переключате лей, вытекающая из физического принципа действия. Быстродей ствие полевых транзисторов определяется сопротивлением канала, прямо пропорциональным его длине и паразитными емкостями. От длины канала зависит также и величина крутизны преобразования. Вторым классификационным признаком можно принять струк туру транзистора. По данному принципу биполярные транзисторы подразделяются на гомо и гетеро структурные. Особенностью бипо лярных транзисторов, вытекающей из физической структуры, явля ется необходимость их изоляции друг от друга при использовании в составе интегральной схемы. Средства изоляции (обратносмещенный р-п переход, диэлектрические области и комбинации р-п пе реходов и диэлектриков) являются вспомогательными элементами конструкции, которые не определяют выполнение функций ключа, но требуют дополнительных затрат площади и вносят паразитные емкости, от которых зависит их быстродействие. Известны и широ ко используются в интегральных схемах цифровых устройств три типа изоляции: изоляция обратносмещенным р-п переходом, полная диэлектрическая и комбинированная (часть структуры изолируется диэлектриком, другая — р-п переходом).
Полевые транзисторы реализуются в трех структурных типах. Наи более широко распространенным типом является транзистор со струк турой «металл-окисел полупроводник» (МОП-транзистор). МОП-транзистор имеет две структурные разновидности: со встроенным ка налом и индуцированным каналом.
Особенностью полевых транзисторов данного типа и обоих струк турных разновидностей является их самоизоляции от подложки и, следовательно, друг от друга при использовании в составе инте гральных схем цифровых устройств. Это свойство позволяет тра тить для размещения переключателей меньшую площадь поверхно сти кристалла по сравнению с биполярным транзистором.
Второй тип полевого транзистора — полевой транзистор с упра вляющим р-п переходом в структурном отношении занимает про межуточное положение между биполярным транзистором и полевым МОП-транзистором. Данный тип полевого транзистора имеет две структурные разновидности. Он может быть выполнен с горизон тальным или вертикальным встроенными каналами.
Вольт – амперная характеристика транзисторов
Третьим классификационным признаком транзисторов — пере ключателей является вид вольт-амперных характеристик (ВАХ). ВАХ бывает двух принципиально различных типов: нормально за крытого и нормально открытого. Транзисторы различных принци пов действия и различных структурных видов, которые закрыты при напряжении на управляющем электроде, равном нулю, является нормально закрытыми (НЗ).
Рис. . ВАХ биполярных транзисторов.
К НЗ транзисторам относятся биполярные транзисторы, поле вые транзисторы с управляющим р-п переходом, МОП транзисто ры с индуцированным каналом и полевые транзисторы Шоттки. К транзисторам нормально открытого типа (НО) относятся поле вые транзисторы со встроенным каналом. Типичные ВАХ транзи сторов НО типа приведены на рис. .
Следствием принципиальных различий в НЗ и НО ВАХ являет ся то, что транзисторы как переключатели могут быть разделены на приборы, управляемые током и приборы, управляемые напряже нием. Это обстоятельство является очень важным с точки зрения энергетики производства информации. Дело в том, что отпирание переключателя НЗ типа неизбежно сопровождается потреблением тока и, следовательно, энергии по входной цепи (см. рис ). В подавляющем большинстве переключателей эта энергия термализуется по мере потребления. Другое дело в переключателях НО типа. В этих приборах запирание производится путем подачи на управляющий электрод (затвор полевого транзистора) напряжения. В любом из известных типов НО элементарных переключателей — МОП транзисторов, ПТШ и полевом транзисторе с управляющим р- n-переходом ток по входной цепи не потребляется. Следовательно, не потребляется и энергия от источника питания.
Энергия накапливается на входной емкости (емкости затвор- исток) транзистора. Важно подчеркнуть, не рассеивается по мере отпирания, как это имеет место в биполярных транзисторах, а на капливается. Это обстоятельство создает предпосылки для ее повтор ного использования при производстве информации.
Повышение скорости обработки цифровой информации, прежде всего, обязано совершенствованию структур. Прогресс в области микроэлектроники в целом и в области ци фровой техники в частности на протяжении более пятидесяти лет обусловлен в основном за счет совершенствования транзисторов на базе развития технологии.
Совершенствование транзисторов ведется по следующим стра тегическим направлениям. Первое — уменьшение геометрических размеров классических типов транзисторов традиционных конструк ций. Уже более тридцати лет уменьшение топологических и струк турных размеров ведется путем простого масштабирования. То есть одновременно с уменьшением длины канала полевого транзистора, размеров контактных окон и электродов к рабочим областям затвора, истока и стока уменьшается и толщина подзатворного диэлектрика и глубины залегания р-п переходов (или тол щины областей).
В биполярном транзисторе одновременно с уменьшением разме ров эмиттера, базы, коллектора и электродов к ним уменьшаются и глубины залегания р-п переходов эмиттер-база и коллектор-база.
Второе стратегическое направление — создание полной диэлек трической изоляции с целью уменьшения паразитных емкостей струк тур переключателей и разработка новых конструктивно-топологи ческих и структурных решений в рамках классических принципов действия.
Третье стратегическое направление — разработка новых пере ключателей на квантово-механических принципах функционирова ния на основе гетероструктур с нанометровыми размерами в рам ках полупроводниковой технологии.
И, наконец, четвертое направление — исследование возможно стей использования в качестве переключателей молекул, полимер ных и других материалов и структур, создаваемых на базе нанотехнологий.
Наиболее распространенной типовой конструкцией МОП-тран зистора является LDD-структура, (Lightly Doped Drain), приведен ная на рис..
Изоляция Изоляция
Рис. 1 . Типовая структура МОП-транзистора.
Толщина поликремниевого затвора составляет порядка 300 нм.
Для обеспечения малых величин емкостей транзистора выбира ют слаболегированную подложку, а для обеспечения необходимого порогового напряжения и снижения напряжения прокола применя ют дополнительное легирование канала примесью того же типа, что и в подложке
ЛЕКЦИЯ 4
ПРИМЕНЕНИЕ ЛОГИЧЕСКИХ СХЕМ В УСТРОЙСТВАХ АВТОМАТИКИ: схемы И, ИЛИ, НЕ. КЛАССИФИКАЦИЯ ТРИГГЕРОВ. ШИФРАТОРЫ, ДЕШИФРАТОРЫ, МУЛЬТИПЛЕКСОРЫ
Рис 1 Логическая схема ИЛИ-НЕ с непосредственными связями на биполярных транзисторах.
Схема ИЛИ-НЕ, показанная на рис. 2, работает следующим образом. При наличии хотя бы на одном из входов напряжения U соответствующий переключательный транзистор входит в ре жим насыщения и напряжение на выходе схемы уменьшается до Uo Если на всех входах устанавливается напряжение, то ток источника питания через нагрузочный резистор поступает на базы нагрузочных транзисторов, открывая их. Неравномерное распределение тока между базами транзисторов, подключенных к одному выходу инвертора, и создает главную трудность реализа ции данного класса схем. Входные характеристики транзисторов имеют разброс, обусловленный разбросом технологических параме тров, различиями в режимах работы и неодинаковость температур транзисторов.
Применение логических схем в устройствах автоматики
Логическая функция цифровой схемы может быть записана в виде таблицы истинности. Отдельные шаги при составлении таблицы истинности ведут к итоговому уравнению для выхода всей схемы, в котором присутствуют только состояния входов или их инвертированные состояния Такое уравнение выражает функцию всей схемы. Поэтому оно называется логической функцией цифровой схемы.
Логическая схема представляет собой функциональный узел, кото рый выдает выходную величину, зависящую только от значений входных переменных в данный момент времени.
Электронную схему, в которой сигнал 1 на выходе появляется только тогда, когда на входе А и входе В совпадают сигналы 1, называется логиче ским элементом И (И-вентиль). Операция конюнкция.
Простейший И-вентиль на последовательно включенных контакторах может быть реализован по схеме на рис. . Но в настоящее время почти всегда применяются интегрированные полупроводниковые микросхемы.
Любая схема, удовлетворяющая таблице истинности логического умноже ния, является логическим элементом И. Для обозначения операции И в алгебре логики используется символ.
X = А ∩ В
В литературе встречаются другие символы для обозначения логического умножения, точка (•) или &:
На выходе логического элемента И сигнал 1 появится только тогда, ког да на всех входах совпадут сигналы 1. Например плазматрон включится при наличии порошка в питателе и воды системе охлаждения.
Логический элемент ИЛИ и операция логического сложения (дизъюнкции)
Двигатель остановит перемещение заготовки либо от пульта оператора либо по программе либо при наличии аварийной ситуации например открытие дверки в вакуумной камере. Эта ситуация (алгоритм) содержит в себе операцию логического сложе ния ИЛИ. Сказанное иллюстрирует таблица истинности на рис. (состояние 1 значит «истина», состояние 0 значит
«ложно»).
Электронная схема, на выходе X которой появляется сигнал 1, если на входе А или входе В или на обоих входах присутствует сигнал 1, называется логическим элементом ИЛИ. Элемент ИЛИ может быть реализован по схе ме на рис. с помощью двух обмоток реле.
Для обозначения операции ИЛИ в алгебре логики используется символ v.
X = A v В
Электронную схему, состояние на выходе X которой всегда противоположно состоянию на входе А, называют логическим элементом НЕ или инвертором.
На рис. приведена схема логического элемента НЕ. Как и ранее рассмотренные логические элементы, вентили НЕ почти всегда использу ются в виде интегрированных полупроводниковых микросхем. Для обозначения операции НЕ в алгебре логики используется черта над символом или апостроф: Х = А
Условное обозначение логического элемента НЕ показано на рис. Состояние выхода логического элемента НЕ всегда противоположно со стоянию входа.
Рис..4 Условные обозначения НЕ-элементов (USA).
Логические элементы И, ИЛИ и НЕ предназначены для выполнения трех основных операций цифровой логики над дискретными сигналами. С по мощью этих элементов можно реализовать логические операции любой слож ности. Поэтому эти элементы называются основными. К основ ным логическим элементам относится также буфер. Если на входе буфера 1, то и на выходе 1, иначе 0.
И ИЛИ НЕ
Логические элементы ИЛИ-НЕ используются так же часто, как и эле менты И-НЕ. Для них так же создано собственное условное обозначение. Оно получается из символа вентиля ИЛИ с кружком на выходе. Этот кружок означает инвертирование выхода.
Для логического элемента ИЛИ-НЕ действительно следующее утверж дение:
На выходе логического элемента ИЛИ-НЕ логическая 1 будет только в том случае, если ни на одном из входов нет состояния 1.
Рассмотрим более сложные схемы реализованные на основе описанных простейших логических схем.
Классификация триггеров
Триггер предназначен для хранения значения одной логической переменной (или значения одноразрядного двоично го числа; при хранении многоразрядных двоичных чисел для запомина ния значения каждого разряда числа используется отдельный триггер). В соответствии с этим триггер имеет два состояния: одно из них обозна чается как состояние 0, другое — как состояние 1. Воздействуя на входы триггера, его устанавливают в нужное состояние.
Основные обозначения. Триггер имеет два выхода: прямой Q и инверс ный Q. Состояние, в котором находится триггер, определяется уровнями напряжения на этих выходах: если напряжение на выходе Q соответст вует уровню лог.О то принимается, что триггер находится в состоянии 0, при Q = 1 триггер, находится в состоянии 1. Логический уровень на инверсном выходе Q представляет собой инверсию состоя ния триггера (в состоянии 0 Q = 1, и наоборот).
Триггеры имеют различные типы входов. Приведем их обозначения и назначения:
R (от англ. Reset) —раздельный вход установки в состояние 0;
S (от англ. Set) — раздельный вход установки в состояние 1;
К — вход установки универсального триггера в состояние 0;
J — вход установки универсального триггера в состояние 1\
Т— счетный вход;
D (от англ. Delay) — информационный вход установки триггера в состояние, соответствующее логическому уровню на этом входе;
С — управляющий (синхронизирующий) вход.
Наименование триггера определяется типами его входов. Напри мер, RS-триггер — триггер, имеющий входы типов R и S.
По характеру реакции на входные сигналы триггеры делятся на два типа: асинхронные и синхронные. В асинхронном триггере входные сигналы воздействуют на состояние триггера непосредственно с момен та их подачи на входы, в синхронных триггерах — только при подаче синхронизирующего сигнала на управляющий вход С.
Переключение триггера из одного устойчивого состояния в другое происходит при подаче активных сигналов на входы.
Одновременная подача активных уровней лог. 1 на оба входа R и S не допускается, так как при этом на обоих выходах установится уровень лог.О, а после снятия со входов активных логических уровней состояние триггера окажется неопределенным: в силу случайных причин триггер может установиться либо в состояние 0, либо в состояние 1. На рис приведена таблица состояний RS-триггера в форме таблицы Вейча.
Можно сделать очень большое количество разнообразных триггеров. Хотя они будут обладать одним общим свойством: все они имеют два стабиль ных состояния. Условия, при которых триггеры переходят из одного ста бильного состояния в другое и обратно, очень разнообразны. К настояще му времени появилось так много разновидностей триггеров, что возникла необходимость в их классификации.
Прежде всего, триггеры можно разбить на две большие группы. Первая группа охватывает все триггеры, не управляемые тактовыми импульсами синхронизации. Все тактируемые импульсами триггеры принадлежат ко второй группе.
Рис. 4 . Обзор типов триггеров.
Однако установка тригеров происходит только в момент подачи сигнала син хронизации. Можно соединить большое число триггеров и приблизительно одновременно включить их совместным тактовым сигналом синхрониза ции. Этот способ управления называют тактовым управлением. Входы так товых синхроимпульсов являются статическими входами.
Тактируемые по фронту триггеры, можно переключать одновременно с большой точностью. Тактируемые по фронту триггеры могут строиться по одноступенчатой и двухступенчатой схемам. Недостатком одноступенчатых триггеров является возможность «проскакивания» сигналов, например логических единиц.
Шифратор (называемый также кодером) осуществляет преобразова ние десятичных чисел в двоичную систему счисления. Пусть в шифрато ре имеется т входов, последовательно пронумерованных десятичными числами (0, l,2,...,m- 1), и n выходов. Подача сигнала на один из входов приводит к появлению на выходах n-разрядного двоичного числа, соот ветствующего номеру возбужденного входа.
Очевидно, трудно строить шифраторы с очень большим числом входов, поэтому они используются для преобразования в двоичную систему счис ления относительно небольших десятичных чисел. Шифраторы широко используются в разнообразных устройствах ввода информации в цифровые системы. Такие устройства могут снаб жаться клавиатурой, каждая клавиша которой связана с определенным входом шифратора. При нажатии выбранной клавиши подается сигнал на соответствующий вход шифратора, и на его выходе возникает двоич ное число, соответствующее выгравированному на клавише символу.
На рис. приведено символическое изображение шифратора, пре образующего десятичные числа 0, 1, 2,...,9 в двоичное представление в коде 8421. Символ CD образован из букв, входящих в английское слово Coder. Слева показаны 10 входов, обозначенных десятичными цифрами 0, 1, 2,...,9, справа — выходы шифратора; цифрами 1, 2,4,8 обозначены весовые коэффициенты двоичных разрядов, соответствующих отдель ным выходам.
|
Номер входа |
Выходной код 8421 |
|||
|
*8 |
*4 |
х2 |
х\ |
|
|
0 |
0 |
0 |
0 |
0 |
|
1 |
0 |
0 |
0 |
1 |
|
2 |
0 |
0 |
1 |
0 |
|
3 |
0 |
0 |
1 |
1 |
|
4 |
0 |
1 |
0 |
0 |
|
5 |
0 |
1 |
0 |
1 |
|
6 |
0 |
1 |
1 |
0 |
|
7 |
0 |
1 |
1 |
1 |
|
8 |
1 |
0 |
0 |
0 |
|
9 |
1 |
0 |
0 |
1 |
Изложенным способом могут быть построены шифраторы, выпол няющие преобразование десятичных чисел в двоичное представление с использованием любого двоичного кода.
Для обратного преобразования двоичных чисел в небольшие по значению десятичные числа используются дешифраторы (называе мые также декодерами). Входы дешифратора предназначаются для подачи двоичных чисел, выходы последовательно нумеруются деся
тичными числами. При подаче на входы двоичного числа появляется сигнал на определенном выходе, номер которого соответствует входно му числу.
Дешифраторы имеют широкое применение. В частности, они ис пользуются в устройствах управления. В таких устройствах двоичное число, поступая на вход дешифратора, вызывает появление сигнала на опреде ленном его выходе. С помощью этого сигнала производится управление каким либо устаройством электроавтоматики. На рис. приведено символическое изображение дешифратора. Символ DC образован из букв английского слова Decoder. Слева пока заны входы, на которых отмечены весовые коэффициенты двоичного кода, справа — выходы, пронумерованные десятичными числами, соот ветствующие отдельным комбинациям входного двоичного кода. На каждом выходе образуется уровень лог.1 при строго определенной ком бинации входного кода. Дешифратор может иметь парафазные входы для подачи наряду с входными переменными их инверсий. Можно использовать для включение различных устройств при сварке, пайке, термообработки.
По способу построения различают линейные и прямоугольные дешиф раторы.
Устройство, которое осуществляет выборку одного из нескольких входов и подключает его к своему выхо ду, называется мультиплексором. Мультиплексор имеет несколько ин формационных входов адресные входы (А0, Ах,...), вход для подачи стробирующего сигнала С и один выход Q. На рис, показано символическое изображение мультиплексора с четырьмя ин формационными входами.
Каждому информационному входу мультиплексора присваивается номер, называемый адресом. При подаче стробирующего сигнала на вход С мультиплексор выбирает один из входов, адрес которого задает ся двоичным кодом на адресных входах, и подключает его к выходу.
Таким образом, подавая на адресные входы адреса различных ин формационных входов, можно передавать цифровые сигналы с этих входов на выход Q.
При отсутствии (пробирующего сигнала .(С = 0) связь между инфор мационными входами и выходом отсутствует (Q = 0). При подаче (про бирующего сигнала (С = 1) на выход передается логический уровень того из информационных входов Di9 номер которого i в двоичной форме задан на адресных входах. Так, при задании адреса Лх А0= 112 = 3|0 на выход Q будет передаваться сигнал информационного входа с адресом 310, т.е. Dy
По этой таблице можно записать следующее логическое выражение для выхода Q:
Построенная по этому выражению принципиальная схема мультип лексора приведена на рис..
В тех случаях, когда требуется передавать на выходы многоразряд ные входные данные в параллельной форме, используется параллельное включение мультиплексоров по числу разрядов передаваемых данных.
Максимальное число информационных входов мультиплексоров, выполненных в виде интегральных схем, равно 16. Если требуется построить мультиплексорное устройство с большим числом входов, можно объединить мультиплексоры в схему так называемого мультиплексорного дерева. Такое мультиплексорное дерево, построенное на четырехвходовых мультиплексорах.
Демультиплексор имеет один информационный вход и несколько выходов и осуществляет коммутацию входа к одному из выходов, имею щему заданный адрес (номер). На рис. показана структура демультиплексора. Она включает в себя дешифратор, выходы которого управляют ключами. В зависимости от поданной на адресные входы кодовой комбинации, определяющей номер выходной цепи, дешифра тор открывает соответствующий ключ, и вход демультиплексора под ключается к определенному его выходу.
Объединяя мультиплексор с демультиплексором, можно построить устройство, в котором по заданным адресам один из входов подключа ется к одному из выходов Таким образом может быть выпол нена любая комбинация соединений входов с выходами. Например, при комбинации значений адресных переменных х} = 1, х2 = 0, х3 = 0, х4 = О вход D2 окажется подключенным к выходу у0.
Если требуется большое число выходов, может быть построено демультиплексорное дерево.
Основная функция регистров — хранение одного многоразрядного числа. При зтом число должно быть представлено в двоичной системе счисления или в любой другой системе, но с двоичным представлением цифр разрядов (т.е. в любой двоично-кодированной системе счисления). Регистр строится в виде набора триггеров, каждый из которых предна значается для хранения цифр определенного числа. Таким образом, регистр для хранения n-разрядного двоичного числа должен содержать п триггеров.
Регистры могут использоваться для выполнения и некоторых других функций: сдвиг хранимого в регистре числа на определенное число разрядов влево или вправо, преобразование числа из последователь ной формы (при которой оно передается последовательно разряд в параллельную (с передачей всех разрядов одновременно), Р образование из параллельной формы представления числа в последовательную и др.
В зависимости от формы представления числа (параллельной или последовательной), вводимого в регистр, различают два типа регистров: параллельные и последовательные. В параллельный регистр пред назначенное для хранения число подается одновременно всеми разрядами, т.е. в параллельной форме. В последовательный регистр ввод числа производится путем последовательной во времени подачи цифр отдельных разрядов (обычно начиная с цифры младшего разряда), т.е. в последовательной форме.
Параллельный регистр. Пусть на вход регистра поступает параллельный код числа. При этом для каждого разряда числа предусматривается два входа, на один из которых поступает прямой код, на другой — инверсный. Прием такого числа может производиться в регистр, построенный с использованием простейших синхронных RS- триггеров, как показано на рис..
Если цифра 1-го разряда ai = 1, то на вход S соответствующего триггера поступает 1 и при подаче уровня лог.1 на вход С триггер устанавливается в состояние 1. Если ai - 0 (ai = 1), то 1 поступает на вход R и этот триггер устанавливается в состояние 0. Таким образом, тригге ры устанавливаются в состояния, определяемые поступающими на их входы цифрами разрядов числа.
Когда на вход регистра поступает однофазный код числа (без подачи инверсных значений цифр разрядов), регистр может быть построен с использованием простейших синхронных D-триггеров. В таком регистре при уровне лог J на входе С триггеры устанавливаются в состояния, определяемые действующими на входах D цифрами разря дов. На рис. 3 приведены условные обозначения рассмот ренных типов регистров.
Суть сдвига состоит в том, что цифра, имевшаяся до сдвига в i-м разряде регистра, передается в соседний справа разряд (т.е. значение четвертого разряда передается в третий разряд, значение третьего разряда — во второй разряд и т.д.). В крайний левый разряд заносится значение, подаваемое извне, а цифра крайнего правого разряда числа выдвигается из регистра во внешнюю цепь. Такого рода сдвиги вправо (либо влево) выполняются так называемым сдвиговым регистром.
Для построения сдвигового регистра чаще всего используются D- триггеры, управляемые одним фронтом синхронизирующего сигнала, но могут использоваться и другие типы триггеров, управляемых одним фронтом синхронизирующего сигнала, либо триггеры, построенные по принципу двухступенчатого запоминания информации.
Сдвиговые регистры имеют разнообразные применения. Рассмот рим некоторые из них.
Последовательный регистр. Представляет собой сдвиговый регистр, в который многоразрядное число вводится последовательно цифра за цифрой (обычно начиная с цифры младшего разряда) через один из его крайних разрядов (обычно через старший). Таким образом, представ ленный на рис. сдвиговый регистр может выполнять функции последовательного регистра, если на вход D триггера старшего разряда не постоянно подавать уровень лог.О (как показано на рисунке), а вво дить в регистр число в последовательной форме.
Временное диаграммы на рис. иллюстрируют работу такого последовательного регистра при вводе числа 1011 последовательно раз ряд за разрядом, начиная с младшего разряда. В момент 1, появление синхронизирующего импульса на входе С вызывает сдвиг информации в регистре на один ряд вправо. Если до этого момента в регистре было число 00002, то в результате сдвига в первом, втором, третьем разрядах сохранится значение 0; в четвертый разряд будет со входа принято значение 1. Таким образом, в регистре образуется число 10002. В момент i2 появления следующего синхронизирующего импульса процессы сдви га и приема очередного разряда вводимого числа приводят регистр в состояние 11002. Далее в момент /3 в регистре образуется число 01102 и, наконец, в момент /4 — число 10112. Поданное на вход число оказыва ется зафиксированным в регистре.
Преобразование формы представления чисел из последовательной в параллельную. Данное преобразование может быть выполнено сдвиго вым регистром, в котором предусматривается выдача числа в парал лельной форме (одновременно с выходов триггеров всех разрядов).
В процессе преобразования формы представления числа n-разрядное двоичное число в последовательной форме подается на вход последова тельного регистра. Через n тактов (после подачи п синхронизирующих импульсов) число окажется принятым в регистр и может быть затем снято в параллельной форме с выходов триггеров всех разрядов.
Преобразование формы представления чисел из параллельной в последовательную. Это преобразование может быть выполнено сдвиговым регистром, в котором предусмотрены входы для приема числа в парал лельной форме.
После принятия в регистр n-разрядного числа на выходе триггера первого разряда образуется младший разряд числа. При сдвиге числа в регистре на один разряд вправо в триггер первого разряда передается цифра второго разряда введенного в регистр числа, и, таким образом, с выхода этого триггера снимается цифра следующего разряда. При по вторении сдвигов вправо (n - 1) раз на выходе триггера первого разряда регистра появляются цифры всех п разрядов, и, таким образом, число может быть снято в последовательной форме.
Для выдвижения из регистра числа в последовательной форме, начи ная с его старшего разряда, необходимо производить серию сдвигов влево, снимая цифры разрядов числа с выхода триггера старшего разря да регистра.
Счетчик — это цифровое устройство, определяющее, сколько раз на его входе появился некоторый определенный логический уровень. В дальнейшем во всех случаях, когда это не оговаривается специально, будем полагать, что счетчик подсчитывает содержащиеся во входном сигнале переходы с уровня лог. О к уровню лог. 1. При входном сигнале, имеющем форму последовательности импульсов, счетчик ведет счет поступающих на вход импульсов. Числа в счетчике представляются некоторыми комбинациями состояний триггеров. При поступлении на вход очередного уровня лог.1 в счетчике устанавливается новая комби нация состояний триггеров, соответствующая числу, на единицу боль шему предыдущего числа. Таким образом, счетчик представляет собой логическое устройство последовательностного типа, в котором новое состояние определяется предыдущим состоянием и значением логичес кой переменной на входе.
Для представления чисел в счетчике могут использоваться двоичная или десятичная система счисления. При использовании двоичной систе-
мы состояния триггеров и соответствующие им логические уровни на прямых выходах триггеров определяют цифры двоичных разрядов числа. Если для регистрации двоичного числа в счетчике используется п триггеров, то максимальное значение числа, до которого может вес» тись счет, N = 2я - 1. Так, при п = 4 N = 15. На рис. показаны вход и выходы счетчика (без раскрытия схемы счетчика), а в табл. приведено состояние триггеров, соответствующее различному числу посту пивших на вход импульсов.
При использовании десятичной системы счисления цифры разрядов десятичного числа в счетчике представляются в четырехразрядной дво ичной форме, т.е. используется двоично-кодированная десятичная сис тема счисления. Таким образом, для представления цифр каждого разряда десятичного числа (каждой декады) требуется четыре триггера, и если число десятичных разрядов к то число триггеров, необходимое для регистрации чисел в счетчике, равно 4к, а максимальное значение чисел N = 10* - 1. В табл. показана последовательность состояний триггеров в двухразрядном десятичном счетчике, приведенном на рис..
Наряду с суммирующими счетчиками, в которых в процессе счета каждое очередное число в счетчике на единицу превышает предыдущее, используются и такие счетчики, в которых в процессе счета числа убы вают (эти счетчики называются вычитающими). Находят применение счетчики, которые допускают в процессе работы автоматическое пере ключение (реверс) из режима суммирующего счетчика в режим вычита ющего счетчика и наоборот. Такие счетчики называются реверсивными. Хотя для построения счетчиков могут использоваться любые типы триг геров, на которых может быть организован счетный вход, в дальнейшем будем пользоваться только одним типом — JK-триггерами. В суммирующем счетчике поступление на вход очередного уровня лог. 1 (очередного импульса) вызывает увеличение на единицу хранимо го в счетчике числа. Таким образом, в счетчике устанавливается число, которое получается путем суммирования предыдущего значения с еди ницей. Это суммирование проводится по обычным правилам сложения в двоичной системе счисления.
Заметим, что в процессе такого суммирования имеют место следую щие особенности:
- если цифра некоторого разряда остается неизменной либо изменя ется с 0 на 1, то при этом цифры более старших разрядов не изменяются;если цифра некоторого разряда изменяется с 1 на 0, то происходит инвертирование цифры следующего за ним более старшего разряда. С каждым входным импульсом число в счетчике увеличивается на единицу. Такое нарастание числа происходит до тех пор, пока после (n - 1 )-го входного импульса (п — число разрядов в счетчике) в счетчике не устанавливается двоичное число 11.1. Далее с приходом n-го им пульса в счетчике устанавливается исходное состояние 00...0, после чего счет ведется сначала. Таким образом, при непрерывной подаче на вход счетчик циклически с периодом 2п входных импульсов уставливается в исходное состояние.
ЛЕКЦИЯ 5
ДЕЛИТЕЛИ ЧАСТОТЫ, СЧЕТЧИКИ, ЛИНИИ ЗАДЕРЖКИ СДВИГОВЫЕ РЕГИСТРЫ, СУММАТОРЫ, КОМПАРАТОРЫ В СРЕДСТВАХ АВТОМАТИЗАЦИИ
Делитель частоты — устройство, которое при подаче на его вход периодической последовательности импульсов формирует на выходе такую же последовательность, но имеющую частоту повторения им пульсов, в некоторое число раз меньшую, чем частота импульсов вход ной последовательности.
Отличие делителей частоты от счетчиков состоит в следующем. В счетчике каждая комбинация состояний триггеров определяете некото рой системе счисления число импульсов, поступивших к данному мо менту времени. В делителе частоты последовательность состояний может быть выбрана произвольной, важно лишь обеспечить заданный период цикла N. Последовательность состояний выбирается из сообра жений обеспечения при заданном N наибольшей простоты межтриггерных связей. Эти связи должны выполняться непосредственным соединением выходов одних триггеров со входами других без логичес ких элементов. Счетчик, имеющий то же значение Ny может исполнять роль делителя частоты, однако следует иметь в виду, что такое решение будет неэкономичным.
В сумматоре определяется цифра суммы путем сложения по модулю 2 цифр слагаемых и поступающего в данный разряд переноса и формиру ется перенос, передаваемый в следующий разряд. Эти действия реализу ются одноразрядным двоичным сумматором. Символическое изображение такого сумматора показано на рис.. Он имеет три входа для подачи цифр разрядов слагаемых a b и переноса на выходах формируются сумма и перенос pi предназначенный дня передачи в следующий разряд.
Асинхронные декадные суммирующие счетчики считают от 0 до 9. Если необходимо считать дальше, нужен вто рой суммирующий счетчик. С двумя счет чиками этого вида можно считать до 99. Каж дый счетчик считает одну декаду. Три счетчи ка считают до 999. Декадные счетчики чаще всего строятся на двух или большем числе суммирующих счетчиков. Каждый счетчик имеет четыре вы хода, на которых действует двоичное число, соответствующее десятичной цифре. Соедине ние счетчиков показано на рис.
Если верхний счетчик сбрасывается на нуль, сигнал QD изменяется с 1 на 0. Обрат ный фронт управляет нижним счетчиком. Ниж ний счетчик переключается, если верхний счет чик сбрасывается в нуль. Он отвечает за пере ход во вторую декаду. Асинхронные делители частоты с фиксированным коэффициентом пересчета К.Любой асинхронный двоичный счетчик может быть использован как дели тель частоты с фиксированным коэффициентом пересчета.
Рассмотрим схему и временную диаграмму 3-битового двоичного сум мирующего счетчика на рис.. Первый триггер счетчика делит на два частоту входного сигнала Е. Второй триггер делит пополам уже разделен ную частоту еще раз. Третьим триггером частота делится еще раз на два. 3-битовый двоичный суммирующий счетчик работает как делитель частоты с частотным соотношением 8:1.
Двоичные вычитающие счетчики также могут быть применены в каче стве делителей частоты. Они применяются в шаговых двигателях для перемещение заготовки или лазера по трем координатам. Разделенные сигналы имеют лишь иную фазу, чем в двоичных суммирующих счетчиках.
Рис. Делитель частоты с коэффициентом пересчета 10:1 и временная диаграмма.
Элементы задержки. Логические элементы задержки, как следует из назва ния, задерживают прохождение сигнала. Если на входе элемента задержки происходит переход сигнала с 0 на 1, то через определенное время выход элемента меняет со стояние с 0 на 1. Изменение сигнала с 1 на 0 на входе вызывает через время t2 изменение сигнала с 1 на 0 на выходе. Условное обозначение элемента задержки при ведено на рис.. Используется например при управление лазером который включается спустя определенное время заданное микросхемой после прихода детали в исходное положение.
Рис. 1 Условное обозначение элемен та задержки.
Часто необходимы так называемые элементы задержки на включение. Эти элементы задерживают на определенное время tx передний фронт сиг нала. Обратный фронт проходит без запаздывания t2 = 0.
Кроме элементов задержки на включение имеются также элементы за держки на выключение. Они задерживают на определенное время t2 обрат ный фронт сигнала. Передний фронт проходит без запаздывания tx = 0. Элементы задержки производятся в виде интегральных микросхем. Они также могут строиться на моностабильных ячейках и связующих логиче ских элементах.
Если необходима задержка на включение и выключение, то можно со единить последовательно элементы задержки на включение и выключение Желаемых времен задержки можно достигнуть применением моностабильных ячеек с внешними пассивными элементами
Схему асинхронного триггера можно представить как схему, полу ченную из логической схемы, у которой, по крайней мере, один из выходов соединен со входом. Триггеры называют также последовательностными схемами или конечными автоматами. Поведение тригге ра зависит как от значений входных переменных в данной момент времени например от температуры в печи, так и от входных переменных Х -внешних воздействий. Поэтому он может хранить информацию. Хранящаяся информация называется параметрами состояния, здесь они обозна чаются через Z.
Рис. 2 Асинхронный триггер:
Для развязки входов и выходов асинхронных триггеров требу ется введение элемента задержки в цепь обратной связи (исключение явления "гонки"). Триггеры, в которых тактовый сигнал управляет развязанными буферными накопителями в цепи обратной связи, называют синхронными триг герами. Вследствие задержки между входом и выходом рациональ ным является рассмотрение параметров состояния в два различных момента времени обозначенных индексами n и n + 1. Рассматри ваться должны только входные сигналы Xi, которые изменяют свои значения в дискретные моменты времени. Интервал между двумя изменениями входного сигнала должен быть настолько большим, чтобы в промежутке на всех соединительных линиях установились фиксированные значения сигналов. Например включение лазера должна быть подачи охлаждаемой среды. Это называют «работой в основ ном режиме».
В триггер всегда входит логическая схема, которая имеет цепь обратной связи с элементом, вносящим задержку. Но триггер имеет также выходы, сигналы на которых могут быть выявлены двумя различными способами. В автомате Мура (Moore's Automaton) выходные переменные у вычисляются только на основе параметров состояния Z. В случае же автомата Мили (Mealy's Automaton), напротив, в составе логической схемы SN2 применяются не только па раметры состояния Zm, но также и входные переменные, служащие входными величинами
Синхронный драйвер (управляющая схема, запускающая схема, воз будитель, автомат) может быть образован из асинхронной логиче ской схемы, путем встраивания в цепь обратной связи буферных запоминающих блоков, управляемые тактовым сигналом CLK.
Рис. 3. Синхронный драйвер Мили (Mealy) с тактовым входом CLK.
Преимущество синхронного драйвера заключается в том, что выход ной сигнал логической схемы влияет на поведение драйвера только в со стоянии переходного процесса. Поэтому здесь не является существен ным риск ложного срабатывания. Кроме того, не могут возникнуть «гонки» (races) при переключении, так как вход и выход логической схемы развязаны благодаря введению запоминающих элементов.
Цифровые счетчики представляют собой асинхронные или синхрон ные драйверы, которые состоят, как правило, из соединенных цепоч кой триггеров. Содержание регистров интерпретируется как счет ное состояние счетчика. Асинхронные счетчики представляют собой асинхронные драйве ры, для которых не требуются тактовые сигналы. Входной сигнал с последовательностью подлежащих счету импульсов подводиться прямо к тактовому входу первого триггера. Тактовые входы сле дующих триггеров подключены к выходам предыдущих триггеров. В последующем в качестве примеров будут представлены две про стые схемы.
Двоичный счетчик по модулю 8 можно построить из JK-триггеров с управлением по отрицательному фронту, как это показано на рис.. J- и К-входы JK-триггеров установлены в состояние 1. При каждом отрицательном фронте на входе состояние на выходе первого триг гера изменяется. Точно также ведут себя выходы следующих триг геров.
Рис. 5 Двоичный счетчик по модулю 8, состоящий из трех JK-триг- геров.
После результата счета 111 счетчик опять возвращается в нулевое состояние. Его называют счетчиком по мо дулю 8, так как он может периодически показывать 8 различных результатов счета. Такие счетчики могут применяться для подсчета числа вращений детали например при термообработки поверхности.
Рис. 6 Принцип построения синхронного счетчика
Синхронный счетчик является синхронным драйвером. Рис. иллюстрирует принцип построения синхронного счетчика с D-триггерами. Могут также быть использованы RS- или JK-триггеры. В синхронных счетчиках каждый регистр переключается почти од новременно. В каждый тактовый период запомненные в регистрах состояния воспроизводятся из старых состояний в логической схеме
В средствах автоматики находят применение сдвиговые регистры, которые состоят из цепочки триггеров, в которых пе редача информации осуществляется как в «пожарной цепочке». Они могут быть построены, например, из D-триггеров или из JK-триггеров. На рис. показан пример регистра с четырьмя JK-триггерами. Для того, чтобы информация передава лась одновременно по всей цепочке, применяются триггеры с упра влением фронтом.
01 02 03 04
Рис. 7 Цепочка сдвигового регистра из четырех JK-триггеров.
Представленный сдвиговый регистр имеет последовательный вход Es и последовательный выход As. Параллельные выходы обозначе ны как Qi. Функция этого сдвигового регистра со сдвигом вправо описывается следующими уравнениями. Информация (последовательность состояний например: включение - выключение плазматорона) заносится с пульта оператора и записывается в тригеры. А затем с помощь тактового импульса последовательно появляются на выходе последнего тригера. Таким образом можно задать различную последовательность управления устровкой нагрева.
Сдвиговые регистры находят применение в цен тральных процессорах (CPU) компьютеров при проведении опера ций умножения и деления. Они также применяются для последова тельно-параллельного и параллельно-последовательного преобразо ваний кодов. Кроме того, они служат как ЗУ на основе «пожарных цепочек» (first-in first-out, FIFO, обратного магазинного типа).
Сдвиговые регистры могут обладать следующими свойствами:
способностью переключения между сдвигом влево и сдвигом вправо
наличием параллельных входов для одновременной установки триггеров
наличием параллельных выходов
наличием последовательных входов и выходов
Логическая схема, которая про изводит сложение двоичных чисел, называется полным сумматором. Перенос из предыдущего разряда и оба слагаемых суммируются, после чего вы даются сумма и перенос к следующему разряду. Полный сумматор выполняет переключательные функции для суммирующего выхода Fi и перенос (carty) к следующей ступению.
Компараторы сравнивают два слова одинаковой дли ны, показывая при этом, какое число больше. Компараторы вводят, например, в компьютеры, чтобы тестировать условия перехода. В средствах контроля при термообработки применяется для формирование выходного сигнала при достижении температуры в печи заданной на установчных входа компаратора. Реализация компараторов, как правило, требует очень больших схемотехнических затрат, которые также, как и для сумматоров, увеличиваются в сильной степени при возрастании числа разрядов при заданном времени задержки. Поэтому при большой длине слов используются каскадируемые компараторы. В цифровой технике часто нужно сравнить цифровые данные друг с дру гом. Самая простая схема сравнения, так называемый компаратор, сравни вает состояние двух переменных друг с другом.
Пусть переменные обозначены А и В. А и В могут быть равны. А может быть больше, чем В и наоборот. Компаратор имеет для этих трех возмож ных вариантов три выхода. Они обозначаются X, Y и Z
Рис. 5 Структурная схема 2-битового компаратора.
ЛЕКЦИЯ 6
ЗАПОМИНАЮЩИЕ УСТРОЙСТВА И ПРОГРАММИРУЕМЫЕ МАТРИЦЫ В УСТРОЙСТВАХ АВТОМАТИЗИЦИИ
Блоки ЗУ служат для запоминания больших массивов данных. Они становятся важнейшей составляющей частью цифровых компьюте ров и систем управления технологическими процессами. Различают следующие блоки ЗУ и способы их организации:
Полупроводниковые ЗУ реализуются на полупроводниковом чипе. ЗУ имеют высокую плотность ячеек памяти, следователь но, они могут запоминать большое количество данных в малом объ еме. В устройствах применен последовательный доступ который означает, что данные вводятся и считываются только через один порт. Под этим понимаются ЗУ типа «пожарная цепочка», которые работают как сдвиговые регистры. Большей частью они организованны по принципу FIFO (first in, first out). Произвольный доступ говорит о том, что каждая запоминаю щая ячейка доступна независимо от других. ЗУ с адресацией по местоположению имеют адрес, делающий до ступной любую ячейку ЗУ. При адресации по содержанию ЗУ ин формацию отыскивают по ассоциации с частью самой информации Например теплопроводность различных материалов хранится в одной области памяти или организация фреймовой структуры Энергозависимые ЗУ теряют информацию при выключении напря жения питания, тогда как энергонезависимые ЗУ сохраняют ее.
Постоянные ЗУ однажды программируются и с этого момента мо гут только читаться. Они энергонезависимы. В ЗУ с оперативной записью и считыванием можно многократно проводить запись и считывание. При побитовой организации ЗУ каждый бит доступен в отдельно сти. При пословной организации всегда одновременно считывается или записывается целое слово.
Информационная емкость ЗУ определяется как произведение ко личества слов ЗУ на их длину (разрядность). Схемы ЗУ подключаются как правило к шинной системе. Благо даря этому большое число различных ЗУ может быть подключено параллельно. Система шин должна давать возможность записывать в определенную ячейку ЗУ или считывать из нее. При этом различают:
Адресные шины Адресная шина подключается к каждому узлу ЗУ адресов, под ко торыми могут храниться данные или проводиться их поиск.
Управляющие шиныУправляющая шина содержит все линии, необходимые для управле ния схемным узлом. К ним относится линия, обеспечивающая вы бор узла и содержащая вывод для выбора чипа (chip select, CS). Поскольку все узлы подключены к одной и той же адресной ши не, то с помощью этой линии производится выбор соответствующе го узла. С помощью линии считывание-запись можно осуществлять переключение между чтением и записью (read-write, RD-W).
Шины данных Шина данных подключается ко всем схемным узлам. Чтобы в ли ниях не создавались конфликты, выходы блоков ЗУ, влияющие на шину данных, должны быть выходами типа tristate («с тремя состо яниями»). Их делают свободными для включения с помощью линии output enable (ОЕ, «разрешающий выход»), входящей в управляю щую шину
ROM является сокращением для read only memory (ЗУ только с чте нием, постоянное ЗУ, ПЗУ). ROM является схемой ЗУ, содержание данных в котором опреде ляется изготовителем с помощью маски. Поэтому содержание дан ных фиксировано и их можно только читать. Запомненные данные являются энергозависимыми. ROM-схемы различаются числом битов, которые запомнены. Обыч но используются ЗУ с длинами слов 1, 4, 8 и 16 бит.
В ROM, как и в большинстве других цифровых ЗУ, отдельные ячейки ЗУ расположены в виде матрицы (рис.). Ячейки ЗУ ле жат в точках пересечений линий. К ним обращаются, подав напря жения 1 на строчную линию и на линию столбцов. Строчную линию называют числовой шиной (word line), линию столбцов называют шиной данных (data line). Преимущество данного устройства за ключается в экономии шин. Для n2 ячеек требуется 2п шин против п2 в линейных устройствах.
Распределение числовых шин (word line) по адресам от A1 до А2 осуществляется строчным декодером. Столбцевой декодер осу ществляет выбор шин данных. Поскольку шина данных наряду с выбором столбца осуществляет вывод накопленной информации к выходу, между декодером и матрицей ЗУ включается усилитель считывания. На рисунке показано ЗУ емкостью 8x8.
строчный декодер шина данных
Рис. 1 . Принципиальная структурная схема ROM с емкостью 8x8.
Реализация ROM с емкостью 4x4 бит на основе КМОП техноло гии показана на рис.. Матрица ЗУ состоит из 16 n-канальных МОП ПТ. Если в ячейке ЗУ должна быть запомнена величина Н (то есть High), то контакта к стоку не должно быть. Технологи чески это может быть достигнуто с помощью одной единственной маски, которая, в зависимости от того, должен быть транзистор подсоединен или нет, создает соединение с транзистором на основе проводящей дорожки либо нет.
Сопротивлением нагрузки для шин данных служит р-канальный МОП ПТ. Столбцевой декодер все время подключает с помощью проходного транзистора к выходу одну из шин данных. Если с помощью строчного декодера выбирается какая-либо стро ка, переводя при этом соответствующий выход строчного декодера в состояние Н, то в этом случае шины данных, с которыми контак тируют МОП ПТ, подтягиваются к низкому уровню напряжения L. В прочих случаях они остаются прежнем уровне. К выходу подключается только шина данных, проходной транзистор которой включен деко дером данных.
Можно видеть, что для ячейки ЗУ необходим только один тран зистор, что обуславливает высокую плотности ячеек в ЗУ. Логический символ ROM с емкостью IK х 8 бит показан на рис. Наряду с адресными входами данный схемный узел имеет вход выбора чипов (CS) и вход разрешения выхода (ОЕ). Вход CS служит для выбора ROM, когда к одной шине подключено большое количество ROM. Если в дополнении к этому вход ОЕ находится в состоянии 1, выход будет низкоомным.
PROM соответствует по структуре ROM, но с тем отличием, что она может программироваться пользователем. Можна запрограммировать процесс нагрева в печи или перемещение лазера по координатам и включение его при срабатывании датчиков положений. PROM также выпол нена в виде матрицы, со столбцевым и строчным декодерам для адресного декодирования. Возможная реализация может быть раз работана на основе рис. Стоки транзисторов в ячейках ЗУ PROM могут быть законтактированы вместо соединения проводя щими дорожками соединением плавкими перемычками (fusible link). Это соединение показано на рис. В том случае, если должно быть запомнено состояние 1, плавкая перемычка при программи ровании расплавляется током. Как правило, для этого необходимо специальное программирующее устройство. Плавкая перемычка по добна плавкому предохранителю. Записанная информация является энергонезависимой. Однажды расплавленная плавкая перемычка не может быть вновь восстановлена. Поэтому подобные схемы обозна чаются как OTP-ROM (OTP — one time programmable), то есть как ROM с однократным программированием.
Через EPROM обозначают erasable programmable ROM, стираемое программируемое ПЗУ, СППЗУ. EPROM по своей структуре соот ветствует ROM или PROM только на месте плавких перемычек или программируемых с помощью маски соединений находятся «стира емые» запоминающие элементы. элементов используются МОП ПТ с плавающим затвором (рис.). Эти МОП ПТ являются нормально-закрытыми транзисторами с дополнительным затвором, ко торый не имеет внешнего вывода и называется плавающим затво ром. Изначально этот затвор имеет нулевой потенциал. С помощью наведения заряда на плавающем затворе может быть осуществлена запись информации в ячейки. При отсутствии заряда на плавающем затворе транзистор функ ционирует как обычный n-канальный транзистор нормально-закры того типа. Достаточно большое положительное напряжение на за творе включает транзистор. Это состояние ведет к уровню 1 на шине данных в том случае, если данная ячейка ЗУ выбрана число вой шиной.
В том случае, если должен быть запомнен уровень 0, на плава ющем затворе должен быть накоплен отрицательный заряд. Теперь транзистор всегда заперт и при выборе ячейки с помощью число вой шины шина данных остается на уровне 0. Отрицательный за ряд на плавающем затворе создается за счет туннелирования элек тронов через оксид. При повышенном напряжении между стоком и подложкой поле между затворным электродом и каналом достига ет таких высоких значений и за счет лавинного пробоя появляют ся «горячие» электроны. Определенное количество электронов при этом может туннелировать через оксид. На плавающем затворе та ким образом накапливается отрицательный заряд, который запи рает транзистор. Облучение УФ светом в течение приблизительно 20 минут, ионизирует изолирующий материал, лежащий между за твором и истоком, благодаря чему заряд рассасывается. При этом информация стирается. Благодаря хорошим диэлектрическим свой ствам оксида накопленный заряда остается стабильным в течение многих лет. Для программирования между истоком и стоком подается отно сительно высокое напряжение.
Через абревиатуру EEPROM обозначают электрически стираемое программируемое ПЗУ, ЭСППЗУ (electrically erasable programmable ROM). Эта схема ЗУ электрически записывается и электрически стирается. Единичная ячейка ЗУ также как и в EPROM, построена на од ном МОП ПТ с плавающим затвором. Однако оксид между пла вающим затвором и каналом имеет меньшую толщину. Благодаря этому оказывается возможным, при повышенном напряжении меж ду затвором и каналом, перемещать электроны с затвора в канал и обратно. Это происходит за счет эффекта туннелирования Фаулера - Нордхайма. EEPROM со специальными ячейками ЗУ иногда называют flash- EEPROM («мигающее» EEPROM). Они стираются не только полно стью, но и поблочно. Если изменился режим обработки или используем другой нагревательный узел в печном агрегате то перепрогаммируем только часть микросхемы.
Коммерчески доступные ROM, PROM, EPROM, EEPROM ча сто совместимы по выводам корпуса так, что возможно применение в фазе разработки PROM или EPROM, которые при переходе к се рийной продукции можно заменить на ROM или на PROM (табл ).
Таблица . Обзор энергонезависимых ЗУ.
|
Обозначение |
Программирование |
Стирание |
|
|
ROM (read only memory) |
Маска |
Однократное |
Невозможно |
|
PROM (программируемое ROM) программируемое полем ROM, однократное PROM (OTPROM) |
Эл. |
Однократное |
Невозможно |
|
EPROM (erasable ROM) |
Эл. |
Многократное |
УФ облучение (20 минут), все содер жимое ЗУ |
|
EEPROM (electrically erasable ROM) flash-EEPROM |
Эл. |
Многократное |
Электрическое, все содержимое ЗУ или по битам (20-100 мс) |
|
EAPROM (electrically alterable ROM) |
Эл. |
Многократное |
Электрическое, по битам (20-100 мс) |
|
NOVRAM (nonvolatile RAM) |
Эл. |
Многократное |
Электрическое, по битам (100 нс) |
RAM является сокращением для random access memory (то есть ЗУ с произвольной выборкой, ЗУПВ). Под этим понимается схема ЗУ, в которое можно произвольно записывать и из которой можно произ вольно считывать информацию. Различают статические RAM и ди намические RAM (DRAM). В статических RAM в качестве ячеек па мяти применяют триггеры. Схемы с высокой степенью интеграции работают в основном с использованием динамического запоминания информации в конденсаторах, управляемых одним транзистором. Ячейка ЗУ RAM показана на рис.. Она построена из двух КМОП- инверторов. Обращаться к ячейке ЗУ можно через числовую шину. Для выбора ячейки на числовую шину подается 0. Вследствие этого Т5 и Т6 становятся низкоомными.
В процессе записи можно, подав уровень 0 на шину данных DL, записать 0 в ЗУ. В таком случае Т3 будет открыт, а Т1 — закрыт.
Правый инвертор выдаст 1. После этого будет настроен на 0 левый инвертор. Точно также можно записать 1 в ЗУ, подав 0 на шину данных — DL. При считывании ячейка вновь выбирается с помощью числовой шины. На шинах данных может быть считан запомненный бит.
DRAM (динамическое RAM) представляет собой энергозависимое полупроводниковое ЗУ, в котором информация запоминается в кон денсаторах. Благодаря очень простой структуре ячейки ЗУ подоб ные DRAM имеют очень большую информационную емкость. Запоминающий DRAM элемент показан на рис.. Приложе ние Н (низкий уровень соответствующий 0) к числовой линии позволяет выбрать ячейку ЗУ. Тогда накоп ленный на конденсаторе заряд может стекать по шине данных. На личие заряда означает содержимое ЗУ со значением Н, а значению L (высокий уровень соответствует 1) соответствует отсутствие заряда. Чтение разрушает накопленный заряд, так что после каждого считывания заряд должен быть снова восстановлен (регенирирован).
Рис.2. Ячейка динамического RAM.
числовая шина
шина данных
Динамическое RAM организовано так, что процесс считывания автоматически связан с регенерацией заряда. Если ячейка ЗУ не считывается определенное время, заряд рассасывается, и информа ция теряется. Поэтому все запомненное содержимое должно пери одически регенерироваться с помощью процесса считывания. По скольку сопротивление МОП ПТ в выключенном состоянии очень велико, то достаточно очень малых емкостей конденсаторов, чтобы поддерживать время разряда в диапазоне миллисекунд. Каскадирование ЗУ. Во многих случаях появляется необходимость составления ЗУ из многих схем. Это имеет место, когда:
1. Не хватает емкости ЗУ. Следует различать, когда использу ются слишком короткие слова и когда применяется слишком малое количество ячеек ЗУ.
Блок ЗУ должен состоять из энергонезависимых ROM и энер гозависимых ЗУ с записью и считыванием.
Из-за соображений стоимости необходимо комбинировать бы стрые и медленные ЗУ.
Рис. 3 . Блочная схема FIFO-ЗУ SN74ACT2226.
Пусть, например, в шине данных должно быть реализовано слово с длиной 8 бит, а в нашем распоряжении имеются схемы ЗУ с длиной слова 4 бит. В этом случае их можно соединить между собой так, как это показано на рис. . К отдельным схемам (ЗУ адресная шина и шина данных) подводятся идентично. Вход и выход данных первой схемы ЗУ подключена для передачи от нулевого до 3-го бита в шину данных, в то время как вход и выход данных другой схемы ЗУ подсоединены для передачи по шине данных от 4-го до 7-го битов. В тех случаях, когда число ячеек в ЗУ должно быть увеличено, не обходимо включать вместе несколько ЗУ меньшей емкости.
Программируемые логические интегральные схемы - ИС (PLD) являются по своей сути стандартными схемными элементами, конфигурацию которых за казчики могут изменять в своих целях. Их электрические характе ристики хорошо известны, поэтому можно получить очень досто верные модели для моделирования. Программируемые логические ИС могут быть разработаны достаточно надежно на основании мо делирования. Стоимость одного образца, отнесенная к количеству вентилей, может оказаться очень малой, так как PLD могут быть изготовлены с высокой степенью интеграции. При этом с помощью небольшого ресурса проектирования можно добиться высокой сте пени использования вентилей. Поэтому PLD хорошо подходят для вариантов применения, когда требуется малое число образцов. В чи сло их преимуществ входит и то, что они могут быть скорректиро ваны за короткий срок.
К преимуществам программируемых логических ИС относится также то, что они тестируются изготовителем. Пользователю при ходится проверять только топологию. С помощью них можно запрограммировать режим работы любого теплового агрегата, включение и выключени источника концентрированного потока энергии (КПЭ) с помощью очень простых манипуляций. Программируемые логические ИС обозначаются общим тер мином «programmable logic devices» (PLD).
Благодаря возможности конфигурации логики пользователем в PLD объединяются преимущества стандартных схемных узлов, ха рактеристики которых оптимально согласованны с потребностями заказчиков.
Эти типы PLD различаются по способу программирования:
пережигаемые перемычки (fuse link), электрические пережи гаемые соединения.
без пережигаемых перемычек (anti fuse), электрически фор мируемые соединения.
1-битовые RAM-ячейки;
триггеры.
EPROM-ячейки: долговременное хранение заряда, информа ция может стираться при воздействии ультра фиолетового об лучения.
EEPROM-ячейки: долговременное хранение заряда, информа ция может стираться электрическим путем.
На основе энергонезависимых ЗУ ROM, EPROM, EEPROM и т.д., могут быть выполнятся логические схемы. Пусть, например, с помо щью ROM с емкостью 16x2 бит должна быть реализована функция с четырьмя входными переменными и двумя выходными переменны ми. Под каждым из 16 адресов в ROM могут храниться запомнены значения обеих функций. Например последовательность включения лезера, плазматрона, электроннолучевой пушки, термопечи при наличии каких либо внешних условий или заданных параметров с пульта оператора. При этом еще возможно выполнение ло гической операции. Таким образом ROM, используемая как логиче ская схема, универсальна. Но оно может оказаться не эффективным, если функция имеет очень мало нулей в таблице истинности.
Применение ROM предпочтительно в следующих случаях:
Когда функция задана таблицей истинности. Тогда функция может быть без дальнейшей обработки введена в ЗУ.
Когда функция нуждается в большом количестве термов ло гического произведения (булевых логических термов).
Когда очевидно, что схема должна часто изменяться.
Когда в таблице истинности имеется большое число единиц.
ROM можно представить себе как логическую схему, в состав кото рой входят: фиксированная И-матрица, осуществляющая адресное декодирование, и программируемая масками ИЛИ-матрица.
Как показано на рис. , программируемые логические матрицы PLA (programmable logic array) включают программируемую И-матрицу. С помощью PLA можно непосредственно создавать нормаль ную дизъюктивноую нормальную форму (DNF), причем термы логического произведения (product term) реализуются с помощью И-матрицы, а суммарные термы с помо щью ИЛИ-матрицы. При этом число термов логического произведе ния меньше 2П. Общие термы логического произведения могут быть поданы на многие логические входы.
В общую схему, приведенную на рис. , могут быть введены некоторые улучшения.
Выходы должны иметь возможность подвергаться логической операции НЕ, так как для многих функций дополнение реализуется с меньшими затратами. Часто необходимы выходы типа tri-state («с тремя состояниями»). В этом случае имеет смысл, чтобы некоторые выходы могли бы быть использованы как входы. При определенных обстоятельствах выходные сигналы должны подвергаться промежуточному запоминанию Например что деталь находится в зоне лазерной резки. Поэтому многие PLA имеют на выходе триггеры.
С помощью введения инвертированной обратной связи из мати цы ИЛИ могут быть при определенных обстоятельствах сэкономле ны многие термы логического произведения.
Рис. PAL
PAL (Programmable Array Logic, «Программируемая матричная ло гика»), показанная на рис. , является упрощенным вариантом PLD). Она имеет только лишь программируемую И-матрицу. ИЛИ- матрица ограничена несколькими терма ми логического произведения.Для программирования GAL вводится в режим программирова ния с помощью подведения определенного напряжения к одному из выводов (здесь вывод 2 = 16,8 В). На выводах набираются строки матрицы ЗУ и в соответ ствии с тактовым сигналом SCLK биты, которые лежат на контакте SDIN, передвигаются в сдвиговый регистр GAL, который снабжен электронной защитой от копирования. Ко гда введен бит защиты, программированные данные не могут быть считаны. Остается возможным только стирание. Гарантируется работоспособность GAL течение 10 лет. Процесс программирования продолжается в течение нескольких секунд. Программируемые полем вентильные матрицы (FPGA, field program mable gate arrays) представляют собой стандартные логические бло ки, конфигурацию которых задает пользователь. Они состоят из многих PLD, взаимодействия между которыми обеспечивается ма трицей соединений.
FPGA имеют следующие преимущества:
При применении специального программного обеспечения FP GA можно легко запрограммировать.
Не требуется какое-либо складирование схем у заказчика, по скольку стандартные логические блоки легко доступны.
При заказном же проектировании необходимо учесть время доставки продолжительностью в несколько месяцев, которое пройдет после выдачи заказа изготовителю интегральных схем.
Тестирование проводится просто.
FPGA тестируются изготовителем, поэтому пользователю до статочно проведения сокращенной программы испытаний
Затраты на разводку проводящих дорожек меньше. Благодаря этому при определенных обстоятельствах могут быть исполь зованы более дешевые печатные платы.
В FPGA может быть реализована оптимальная архитектура. Поэтому они обладают высоким быстродействием.
Изменения проводятся легко, так как для этого достаточно только изменения программы.
FPGA представляет собой программируемые в соответствии с при менением матрицы из логических блоков, выполненных большей ча стью в форме PLА (программируемых логических матриц). Логическая конфигурация устанавливается программой, которая хранится в статическом RAM, выполненном в кристалле. В начале работы статическое RAM загружается из ROM. В альтернативном вари анте FPGA может быть запрограммирована, например, с помощью пережигаемых перемычек.
Рис. 4 Конфигурируемый логический блок (CLB) FPGA из семейства ХС3000 компании Xilinx.
Архитектура FPGA может быть разделена на 3 типа блоков, из которых формируются различные конфигурации:
Логика сведена в образующие различные конфигурации блоки (CLB, configurable logic blocks). CLB соответствуют приблизитель но одному PAL и могут быть запрограммированы с помощью кон фигурационной программы. CLB размещены в форме матрицы в центральной части FPGA.
Входы и выходы реализованы с помощью блоков input/output (IO-blocks). Их можно включить как вход, выход, выход типа tri- state или как двунаправленный интерфейс. Ю-блоки размещены на краю FPGA рядом с выводами корпуса.
Соединительные линии реализованы в виде программируемой сети, которая подключает друг к другу CLB и Ю-блоки. Програм мируемые переключательные матрицы располагаются между CLB.
В настоящее время для построения логических устройств может быть использован универсальный элемент, называемый программируемой ло гической матрицей (ПЛМ). Такая матрица может быть настроена (за программирована) на выполнение любой логической функции определенной сложности.
На рис показана структура ПЛМ. Цепи входных переменных и их инверсий составляют горизонтальные цепи матрицы А вертикальными цепями которой служат так называемые цепи конъюнкции. Другую матрицу М2 образуют цепи конъюнкции с горизонтальными цепями выходов ух, у2, ... В узлах матрицы М включены элементы, с помощью которых на цепях конъюнкции могут формироваться любые требуемые конъюнкции входных пере менных, имеющиеся в узлах матрицы М2 элементы позволяют форми ровать на выходных цепях любые требуемые дизъюнкции функций, полученных на цепях конъюнкций. В процессе программирования ПЛМ в узлах матриц М1 и М2 производят подключение элементов, которые необходимы для реализации требуемых выходных логичес ких функций в зависимости от того, прямая или инверсная функция реализуется, в выходные цепи могут включаться инверторы.
Матрица А, содержит горизонтальные цепи, на которых действуют входные переменные и их инверсии и вертикальные цепи, на которых формируются конъюнкциирВ отдельных узлах матрицы между ее вертикальными и горизонтальными цепями включе ны диоды. На вертикальной цепи образуется высокий потенциал (уро вень лог.1) в том случае, когда на всех входах, идущих к узлам, содержащим диоды, действует высокий потенциал (уровень лог.1), за крывающий диоды. Если хотя бы на одном из таких входов низкий
потенциал (уровень лог.О), открывается диод и уровень лог.О с этого входа через открытый диод передается на вертикальную цепь матрицы.
На рис. крестиками показаны участки, в которых в процессе программирования создаются соединения. Включая в соответствующие узлы диоды, можно на выводахр{ сфор мировать любые конъюнкции входных переменных и их инверсий
В узлах матрицы М2 между цепями включены транзисторы, базы которых подключены к цепям а эмиттеры — к цепям у Если в цепи действует высокий потенциал (уровень лог. У), транзистор оказы вается в открытом состоянии и высокий потенциал через открытый транзистор передается вцепь независимо от уровней на других выходах матрицы М
Программирование ПЛМ может осуществляться на заводе в процес се изготовления микросхемы на этапе формирования элементов в узлах матриц. Программирование может выполняться пользователем. В этом случае завод — изготовитель микросхемы выпускает ПЛМ со вставлен ными элементами во все узлы матриц. Пользователь, пропуская импуль сы тока через определенные элементы, пережигает плавкие перемычки, последовательно включенные с элементами, и таким образом отключа ет их. Остающиеся элементы должны обеспечить требуемые функции на выходах ПЛМ.
В выпускаемых ПЛМ число входов может достигать 24, число выхо дов — 16, число цепей конъюнкций — 96. Структуры с программирова нием на заводе—изготовителе широко используются при выпуске БИС.
Ниже рассматриваются типовые узлы цифровых устройств, выпол ненные на программируемых логических устройствах с матричной структурой.
Шифратор. Рассмотрим построение шифратора, преобразующего унитарный десятичный код (с отображением десятичной цифры уров нем лог. 1 на одной из десяти цепей) в двоичный код 8421 где yi — входные сигналы; х- — выходные сигналы (значения разрядов кода 8421). На рис. показана ПЛМ, реализующая функции шифратора (для упрощения схемы здесь и в последующих схемах отсутствуют некоторые элементы схемы рис.— источник питания и резисторы).
Дешифратор. Реализацию на ПЛМ дешифратора рассмотрим на примере дешифратора, преобразующего трех разрядный двоичный код (jc,, х2, jc ) подаваемый на вход, в унитарный 8- разрядный код на выходе О.
Функционирование такого де шифратора определяется следующи ми логическими выражениями: настроенная на реализацию дан ных функций ПЛМ приведена на рис. . На рис. показана схема мультиплексора с четырьмя входами (Z)3, Z)2, Z),, D0). Здесь >4,, A0 — адресные входы; С— вход для подачи сигнала разрешения выда чи; у — выход.
На рис. приведена схема демультиплексора с четырьмя выхода ми Здесь D — вход; А,, А0 — адресные входы; С — вход сиг нала разрешения выдачи. Регистр. Регистр является устройством с памятью (устройством последовательностного типа
Реализация такого типа устройства на ПЛМ требует наличия в ПЛМ элементов памяти — триггеров, образующих регистр. В такой ПЛМ матрицы А, и М2 используются для построения комбинационной схемы, с помощью которой регистру придаются до полнительные свойства, кроме простого хранения кода. Одним из таких свойств может быть, например, сдвиг содержимого регистра влево или вправо (на один или несколько разрядов). Рассмотрим построение уни версального регистра, обладающего следующими возможностями: прием извне в регистр кодовой комбинации, поступающей в регистр; циклический сдвиг содержимого регистра влево или вправо (сдвиг с передачей выдвигаемой из регистра цифры в освобождающий при сдвиге разряд регистра); сдвиг вправо с приемом в освобождающийся старший разряд реги стра цифры, подаваемой на вход.
ЛЕКЦИЯ 7
АНАЛОГОВЫЕ ЦИФРОВЫЕ ПРЕОБРАЗОВАТЕЛИ, ЦИФРО –АНАЛОГОВЫЕ ПРЕОБРАЗОВАТЕЛИ В УСТРОЙСТВАХ АВТОМАТИЗАЦИИ
Сигналы процесса термообработки представляют собой аналоговые сигналы амплитуда которых зависит от температуры процесса обработки (лазерной, плазменной и т.д.). Для того чтобы эту информацию использовать необходимо преоборазовать ее в цифровую форму. Преобразование сигналов из аналоговой формы в цифровую выпол няется в устройстве, называемом аналого-цифровым преобразователем (АЦП). В преобразователе сигналов из аналоговой формы в цифровую можно выделить следующие процессы: дискретизацию, квантование, кодирование. Рассмотрим сущность этих процессов. При этом для опре деленности в последующем изложении будем считать, что преобразова-ние в цифровую форму осуществляет ся над сигналом, представленным в форме меняющегося во времени на пряжения.
Дискретизация непрерывных сиг налов. Процесс дискретизации заклю чается в том, что из непрерывного во времени сигнала выбираются отдель ные его значения, соответствующие моментам времени, следующим через определенный временной интервал Т Интер вал Г называется тактовым интервалом времени, а моменты в которые берутся отсчеты, — тактовыми моментами времени.
Дискретные значения сигнала следует отсчитывать с таким малым тактовым интервалом Г, чтобы по ним можно было бы восстановить сигнал в аналоговой форме с требуемой точностью.
Квантование и кодирование. Сущность этих операций заключается в следующем. Создается сетка так называемых уровней квантования, сдвинутых друг относительно друга на величину Д, назы ваемую шагом квантования. Каждому уровню квантования можно приписать порядковый номер (0, 1, 2, 3, 4 и т.д.). Далее полученные в результате дискретизации значения исходного аналогового напряже ния заменяются ближайшими к ним уровнями квантования. Так, на диаграмме рис. 3.59 значение напряжения в момент Г0 заменяется ближайшим к нему уровнем квантования с номером 3, в тактовый момент ft значение напряжения ближе к уровню 6 и заменяется этим уровнем и т.д.
Описанный процесс носит название операции квантования, смысл которой состоит в округлении значений аналогового напряжения, выбранных в тактовые моменты времени. Как и всякое округление, процесс квантования приводит к погрешности (к ошибкам квантова ния) в представлении дискретных значений напряжения, создавая так называемый шум квантования. При проектировании АЦП стремятся снизить шум квантования до такого уровня, при котором он еще обеспечивает требуемую точность. Подробнее шум квантования будет рассмотрен далее.
Следующая операция, выполняемая при аналого-цифровом преоб разовании сигналов, — кодирование. Смысл ее состоит в следующем. Округление значения напряжения, осуществляемое при операции кван тования, позволяет эти значения представлять числами — номерами соответствующих уровней квантования.
Получаемая таким образом последовательность чисел представля ется двоичным кодом.
Так как в процессе квантования значение напряжения в каждый тактовый момент округляется до ближайшего уровня квантования, ошибка в представлении значений напряжения оказывается в пределах Следовательно, чем больше шаг квантования Л, тем больше ошибки квантования Считая, что в указанных пределах любые значения равновероятны, можно получить выражение сред неквадратичного значения ошибки квантования Уменьшение шума квантования достигается только уменьшением шага квантования. Так как Л — промежуток между соседними уров нями квантования, то с уменьшением А, очевидно, должно возрасти число уровней Квантования в заданном диапазоне значений напряже ния. Пусть А = Umax - Umin — ширина диапазона изменений напряже ния. Тогда требуемое число уровней квантования. Отсюда видно, что уменьшение шума квантова ния путем уменьшения А приводит к увеличению числа уровней кван тования N. Это увеличивает число разрядов при представлении номеров уровней квантования двоичными кодами. При организации телефонной связи номера уровней квантования обычно выражаются семи- восьмиразрядными двоичными числами, а число уровней кван тования N = 27...28 = 128...256.
Наряду с рассмотренными выше погрешностями квантования при аналого-цифровом преобразовании возникают аппаратурные погреш ности, связанные с неточностью работы отдельных узлов АЦП. Эти погрешности будут выявляться при рассмотрении различных схемных построений АЦП.
преобразователя. Очередным тактовым импуль сом счетчик сбрасывается в нулевое состояние и одновременно запуска ется генератор линейно изменяющегося напряжения (ГЛИН). Выходное напряжение ГЛИН поступает на входы компараторов К1 и К2, на другие входы которых подаются соответственно нулевое напряжение и подлежащее преобразованию в числовую форму напряжение £/вх на входе схемы (Вх). В момент времени, когда линейно изменяющееся напряжение, нарастая от небольших отрицательных значений, прохо дит нулевое значение, выдает импульс первый компаратор. Этим им пульсом триггер устанавливается в состояние 1. В момент, когда линейно изменяющееся напряжение достигает значения UBX, выдается импульс вторым компаратором. Этим импульсом триггер возвращается в состояние 0.
Время, в течение которого триггер находится в состоянии 1, про порционально входному напряжению. Таким образом, входное напря жение преобразуется во временной интервал, длительность которого пропорциональна значению входного напряжения.
В течение времени Т с выхода триггера подается высокое напряжение на вход элемента И, и импульсы генератора импульсной последователь ности (ГИП) проходят через элемент на вход счетчика (Сч). устанавливающееся в счетчике число пропорционально Т, а следова тельно и аналоговому сигналу.
Для получения нового отсчета напряжения следует вновь подать импульс запуска. Таким образом, импульсы запуска должны следовать с частотой дискретизации входного напряжения. Покажем, как опреде ляются параметры элементов преобразователя.
По заданной относительной погрешности преобразователя опре деляется максимальное число до которого счетчик должен произ водить счет.
Процесс преобразования значения в число занимает время, пропорциональное. Максимальное значение Ттшх называется вре менем преобразования:
При проектировании преобразователя время бывает задано. Этот параметр определяет так называемую динамическую погрешность преобразователя, связанную с тем, что за время преобразования входное напряжение UBX может измениться. Изменение UBX за время Гпр должно быть меньше напряжения, соответствующего единице младшего разря да счетчика.
Крутизна напряжения ГЛИН Р = UmBX / Tmax = Umax / Гпр.
Аппаратурные погрешности преобразователя связаны с неточнос тью работы отдельных его элементов: нелинейностью напряжения ГЛИН; отклонениями момента времени, в который компаратором вы дается импульс, от момента точного равенства входных напряжений компаратора; конечным временем срабатывания триггера, элемента И; нестабильностью частоты следования импульсов генератора.
АЦП с двойным интегрированием. Схема АЦП приведена на рис. В ней, как и в схеме рассмотренного выше типа АЦП, не исполь зуется ЦАП, который для своего построения требует применения резис- торной матрицы с высокоточными значениями сопротивлений..
Рассмотрим работу преобразователя. В момент г0 (рис. пода чей импульса Un в цепь Пуск осуществляется запуск схемы: сбрасыва ется в 0 счетчик (Сч), первый ключ (Кл1) устанавливается в замкнутое состояние, второй ключ (Кл2) — в разомкнутое.
Предварительно разряженный конденсатор С начинает заряжать ся током от источника входного напряжения UBX. Так как входное напряжение операционного усилителя (ОУ) близко к нулю, практи чески все напряжение UBX падает на резисторе R1 и ток в цепи резис тора р = UBX/R{. Этот ток замыкается через конденсатор С. Если за время длительности импульса значение напряжения UBX считать неизменным, конденсатор будет заряжаться постоянным током и напряжение на нем будет изменяться по линейному закону, достигая к моменту /2 значения
В момент окончания импульса на входе "Пуск" счетчик начинает счет импульсов, поступающих в него из генератора импульсной последовательности (ГИ) через элемент И. В этот же момент ключ Кл1 устанавливается в разомкнутое состояние, ключ Кл2 — в замкнутое. В цепи конденсатара возникает ток обратного направления. Конденсатор разряжается постоянным током, и напряжение на нем снижается по линейному закону. В момент напряжение на конденса торе Uq и напряжение на выходе операционного усилителя проходят нулевое значение, на выходе компаратора (К) устанавливается уровень лог.О, прекращается прохождение импульсов ГИ через элемент И на вход счетчика (Сч). Образующееся к этому моменту в Сч число N есть значение UBX, представленное в цифровой форме.
Аналого-цифровой преобразователь последовательного счета. Струк турная схема преобразователя данного типа приведена на рис. Тактовым импульсом (ТИ) счетчик (Сч) сбрасывается в нулевое состо яние. Нулевое напряжение UцАП = 0 возникает на выходе ЦАП, преоб разующего числа в счетчике в пропорциональное напряжение. Устанавливается неравенство при котором компаратор (К) подает на вход элемента И уровень этом импульсы генератора импульсной последовательности (ГИ) проходят через элемент И на вход счетчика. Каждый поступивший на вход счетчика импульс вызывает увеличение на единицу хранившегося в нем числа, на одну элементар ную ступеньку возрастает напряжение на выходе ЦАП. Таким образом, напряжение растет по ступенчатому закону, как показано на рис. В момент времени, когда достигает значения, превышаю щего UBX, компаратор выдает уровень лог.О, и в дальнейшем прекраща ется доступ импульсов генератора в счетчик. Полученное к этому моменту времени в счетчике число пропорционально напряжению UBX.
Из-за тога, что в АЦП рассматриваемого типа не используется генера тор линейно изменяющегося напряжения, его аппаратурные погрешности меньше, чем могут быть в АЦП с промежуточным преобразованием напряжения во временной интервал.
В необходимые моменты времени с выхода счетчика могут сниматься числа, пропорциональные значениям UBX.
Аналого-цифровой преобразователь последовательного приближения. Структурная схема преобразователя приведена на рис.. В схеме предусмотрен построенный на RS-триггерах 1 ... п регистр числа. В этом регистре формируется число, пропорциональное напряжению UBX.
Вначале записывается единица только в триггер п старшего разряда этого регистра. Получающееся в регистре число с помощью ЦАП пре образуется в напряжение кот°Р°е сравнивается с напряжением UBX. Если выполняется неравенство UBX > число, в которое преобразуется UBX, действительно содержит единицу в старшем разряде. При невыполнении неравенства триггер п сбрасывается в нуль. Далее производится запись единицы в триггер п - 1 следующего разряда регистра и вновь сравнением напряжения UBX с соответствующим имеющемуся к этому моменту времени числу в регистре, выясняется, должна ли быть сохранена единица в данном разряде или триггер этого
разряда должен быть возвращен в состояние 0. Аналогичные операции выполняются во всех разрядах, после чего получающееся в регистре число может быть выдано на выход.
Рассмотрим выполнение указанных действий в преобразователе, схема которого представлена на рис.. Тактовый импульс устанав ливает триггер п в состояние 1, остальные триггеры 1 ... п - 1 — в состояние 0. Этим же импульсом одновременно производится запись единицы в старший разряд сдвигового регистра RG, и на л-м выходе регистра появляется уровень лог.1.
Компаратор сравнивает UBX с соответствующим имеюще муся к этому моменту числу в регистре числа, и при выполнении условия UBX < выдает уровень лог.У. При поступлении импуль са сдвига логический уровень с выхода компаратора через элемент И0 передается на вход элемента, и если этот уровень был уровнем лог.1, то триггер п возвращается в состояние 0. В момент окончания импульса сдвига завершается процесс сдвига на один разряд вправо содержимого регистра, появляется уровень лог.1 на (л - 1)-м выходе этого регистра, триггер п устанавливается в состояние 1. Далее с приходом очередного импульса сдвига определяется требуемое со стояние триггера л - 1 и в момент окончания импульса триггер л - 2 устанавливается в состояние 1. Эти действия повторяются до тех пор, пока не будет определено состояние всех триггеров.
Для управление лазером или плазменной установкой необходимо формировать напряжение в аналоговой форме. Для этого служат цифро-аналоговые преобразователи. Рассмотрим цифроаналоговые преобразователи (ЦАП), построен ные по принципу суммирования напряжений или токов, пропорцио нальных весовым коэффициентам двоичного кода. Схема ЦАП с суммированием напряжений. Одна из таких схем с суммированием напряжений на операционном усилителе приведена на рис.. Триггеры 1 ... п образуют регистр, в который помещаются двоичные числа, предназначенные для перевода в пропорциональные им значения напряжения на выходе.
Будем считать, что напряжение на выходе каждого из триггеров может прини мать одно из двух возможных значений: при состоянии 1 и 0 при состоянии 0
Напряжения с выходов триггеров пере даются на выход ЦАП через операцион ный усилитель (ОУ), работающий в режиме взвешенного суммирования на пряжений (аналогового сумматора). Для каждого триггера предусматривается от дельный вход в сумматоре с коэффициен том передачи
Если в состоянии 1 находятся одновременно триггеры нескольких разрядов, то напряжение на выходе усилителя равно сумме напряже ний, передаваемых на этот выход от отдельных разрядов двоичного числа в регистре:
Здесь N — десятичное значение двоичного числа, введенного в ре гистр. Из последнего выражения видно, что напряжение на выходе ЦАП пропорционально числу в регистре.
Рассмотрим работу ЦАП в случае, когда на триггерах 1... л построен двоичный счетчик. Если подать на вход этого счетчика последователь ность импульсов, то с приходом каж дого очередного импульса число в счетчике будет увеличиваться на еди ницу напряжение на выходе ЦАП будет возрастать на ступеньку , соот ветствующую единице младшего разря да счетчика. Таким образом, напряжение на выходе ЦАП будет иметь ступенчатую форму, как показано на рис.. После поступления 2я - 1 импульсов все разряды счетчика будут содер жать 1, на выходе ЦАП образуется максимальное напряжение
Далее очередным импульсом счетчик будет сброшен в нулевое со стояние, нулевым будет и выходное напряжение ЦАП. После этого счетчик начинает счет импульсов сначала, и на выходе ЦАП вновь формируется напряжение ступенчатой формы.
Аппаратурные погрешности преобразования в данной схеме связаны с отклонениями сопротивления резисторов от их номинальных значе ний, неидеальностью ключей (сопротивление реального ключа в закры том состоянии не равно бесконечности, а в открытом — не равно нулю), нестабильностью источника напряжения Е. Наибольшее влияние на погрешность ЦАП оказывают эти отклонения в старших разрядах
Схема ЦАП с суммированием токов. На рис. показан еще один вариант схемы ЦАП — схема с суммированием токов в резисторной матрице. Вместо источника стабильного напряжения Е в данной схеме используются источники стабильного тока. Если триггер находится в состоянии 1, ток I источника через открытый ключ втекает в резисторную матрицу, если триггер в состоянии 0, то открывается другой ключ, который замыкает источник.
Рассмотрим схемные решения элементов, используемых в ЦАП. Источник стабильного напряжения. На риспредставлена схема простого стабилизатора напряжения. В цепь между входом и выходом стабилизатора последовательно включен транзистор VT1. Стабилиза ция выходного напряжения Vст обеспечивается тем, что при возраста-
нии входного напряжения UBX увеличивается напряжение на транзисто ре VT1 и, наоборот, при снижении UBX напряжение на транзисторе уменьшается. Таким образом, все изменения входного напряжения га сятся на транзисторе VT1. Такой режим транзистора VT1 обеспечивает ся усилителем, построенным на транзисторе VT2. Пусть, например, UBX растет и вследствие этого имеется тенденция к увеличению и С/Ст. Малое увеличение Uст, далее усиливаясь, уменьшает напряжение на коллекторе VT2 и базе VT1, увеличивается падение напряжения между коллектором и эмиттером транзистора VT1.
Цепочка из резистора R1 и стабитрона VD1 обеспечивает в цепи эмиттера VT2 постоянное напряжение £0, которое стремится запереть транзистор. Для компенсации этого отрицательного смещения исполь зуется положительное напряжение, снимаемое с резистора R4 делителя напряжения, составленного из резисторов R3 и R4. Чем больше £0, тем ббльшая часть напряжения (/ст должна передаваться с R4 на базу VT2 и вместе с этим и ббльшая часть изменений напряжения Uст будет прикла дываться к базе VT2 и, усиливаясь, передаваться на базу VT1.
Источник стабильного тока. Стабилизатор тока, схема которого при ведена на рис., работает аналогично стабилизатору напряжения. Отличие состоит в том, что входное напряжение усилителя на транзис торе VT2 снимается с резистора R4, который в схеме стабилизатора тока включен последовательно с нагрузкой (ток нагрузки I проходит через RH, VT1, R3, R4). Если, например, UBX возрастает или сопротивление RH уменьшается и, таким образом, ток имеет тенденцию к росту, возрастает напряжение на R4 и на базе транзистора VT2. Это приводит к снижению потенциала коллектора VT2 и базы VT1, растет напряжение между коллектором и базой транзистора VT1, что препятствует росту тока /.
Ключевые устройства. Ключи преобразователя с суммированием на пряжений на резисторной матрице могут быть выполнены по схеме, представленной на рис. 3.69,д. Транзисторы VT1 и VT2 управляются напряжениями с выходов триггера. Выход схемы подключается к резис торной матрице.
VT1
Рис.
Пусть триггер находится в состоянии 1. На его инверсном выходе низкий потенциал и транзистор VT2, на базу которого поступает этотпотенциал, закрыт. На прямом выходе триггера напряжение вы сокого уровня. Оно поступает на вход транзистора VT1 и удержи вает его в открытом состоянии. Через открытый транзистор VT1 в резисторную матрицу подается напряжение, близкое к Е. Если триггер находится в состоянии О, закрыт транзистор VT1, а через открытый транзистор VT2 в ре зисторную матрицу поступает на пряжение низкого уровня. Таким образом, реализованное по данной схеме устройство выполняет роль двух ключей в разряде преобразова теля.
В преобразователе с суммированием токов не обязательно стремить ся к малому сопротивлению открытого ключа. В этом преобразователе, может быть использован диодный переключатель, схема которого пред ставлена на рис.. Если триггер находится в состоянии 0, высокое напряжение, поступающее с инверсного выхода триггера, удерживает диод VD2 в открытом достоянии. Ток источника замыкается через диод VD2 и триггер. Если триггер находится в состоянии 1, диод VD2 закрыт и ток / замыкается через диод VD1 и резисторную матрицу.
Для хранение небольших массивов кодовых слов могут использо ваться регистры. Но уже при необходимости хранить десятки слов при менение регистров приводит к неоправданно большим аппаратурным затратам. Для хранения больших массивов слов строят запоминающие устройства (ЗУ) с использованием специальных микросхем, в каждой из которых может храниться информация объемом в тысячи битов.
По выполняемым функциям различают следующие типы запомина ющих устройств: оперативное запоминающее устройство (ОЗУ), посто янное запоминающее устройство (ПЗУ), перепрограммируемое постоянное запоминающее устройство (ППЗУ).
Оперативное ЗУ используется в условиях, когда необходимо выби рать и обновлять хранимую информацию в высоком темпе работы процессора цифрового устройства. Вследствие этого в ОЗУ предусмат риваются три режима работы: режим хранения при отсутствии обраще ния к ЗУ, режим чтения хранимых слов и режим записи новых слов. При этом в режимах чтения и записи ОЗУ должно функционировать с высо ким быстродействием (обычно время чтения или записи слова в ОЗУ составляет доли микросекунды). В цифровых устройствах ОЗУ исполь зуются для хранения данных (исходных данных, промежуточных и ко нечных результатов обработки данных) и программ.
Постоянное ЗУ предназначено для хранения некоторой однажды записанной в него информации, не нарушаемой и при отключении источников питания. В ПЗУ предусматриваются два режима работы: режим хранения и режим чтения с высоким быстродействием. Режим записи не предусматривается. Используются ПЗУ для хранения про грамм в таких специализированных цифровых устройствах, которые, функционируя длительное время, многократно выполняют действия по одному и тому же алгоритму при различных исходных данных.
Перепрограммируемое ПЗУ в процессе функционирования цифро вого устройства используется как ПЗУ. Оно отличается от ПЗУ тем, что допускает обновление однажды занесенной информации, т.е. в нем предусматривается режим записи. Однако в отличие от ОЗУ запись информации требует отключения ППЗУ от цифрового устройства, про изводится с использованием специальных предназначенных для записи устройств (программаторов) и занимает длительное время, достигаю, щее десятков минут. Перепрограммируемые ПЗУ дороже ПЗУ, и их применяют в процессе отладки программы, после чего их можно заме нить более дешевым ПЗУ.
Запоминающее устройство содержит некоторое число N ячеек, в каждой из которых может храниться слово с определенным числом разрядов п. Ячейки последовательно нумеруются двоичными числами. Номер ячейки называется адресом. Если для представления адресов используются комбинации /п-разрядного двоичного кода, то число ячеек в ЗУ может составить N= 2т.
Количество информации, которое может храниться в ЗУ, определяет его емкость. Емкость можно выражать числом ячеек N с указанием разрядности п хранимых в них слов в форме N х л, либо ее можно определять произведением Nun: М= N -п бит. Часто разрядность ячеек выбирают кратной байту (1 байт равен 8 битам). Тогда и емкость удобно представить в байтах. Большие значения емкости часто выражаются в единицах К = 210 = 1024. Например, М = 64 Кбайт означает емкость, равную М = 64 • 1024 • 8 бит.
Быстродействие ЗУ характеризуется двумя параметрами: временем выборки гв, представляющим собой интервал времени между моментом подачи сигнала выборки и появлением считанных данных на выходе, и циклом записи определяемым минимально допустимым временем между моментом подачи сигнала выборки при записи и моментом, когда допустимо последующее обращение к памяти.
Запоминающие устройства строятся из набора однотипных микрос хем ЗУ с определенным их соединением. Каждая микросхема ЗУ кроме времени обращения и емкости характеризуется потребляемой мощнос тью, набором питающих напряжений, типом корпуса (числом выводов). Микросхемы ППЗУ дополнительно характеризуются временем хране ния записанной в них информации (по истечении которого хранящаяся в ячейках информация может самопроизвольно измениться), допусти мым количеством циклов перезаписи (после чего микросхема считается негодной для использования).
Оперативное запоминающее устройство
На рис. приведена типичная структура микросхемы ОЗУ. Ин формация хранится в накопителе. Он представляет собой матрицу, со ставленную из элементов памяти (ЭП), расположенных вдоль строк и столбцов. Элемент памяти может хранить 1 бит информации (лог.О либо лог.1). Кроме того, он снабжен управляющими цепями для установки элемента в любом из трех режимов: режиме хранения, в котором он отключается от входа и выхода микросхемы, режиме чтения, в котором содержащаяся в ЭП информация выдается на выход микросхемы, режи-
ме записи, в котором в ЭП записывается новая поступающая со входа микросхемы информация.
Каждому ЭП приписан номер, называемый адресом элемента. Для поиска требуемого ЭП указывается строка и столбец, соответствую щие положению ЭП в накопителе. Адрес ЭП в виде двоичного числа принимается по шине адреса в регистр адреса. Число разрядов адреса связано с емкостью накопителя. Число строк и число столбцов нако пителя выбираются равными целой степени двух.
Разряды регистра адреса делятся на две группы: одна группа из Л] разрядов определяет двоичный номер строки, в которой в накопителе расположен ЭП, другая группа из л2 разрядов — двоичный номер столб ца, в котором расположен выбираемый ЭП. Каждая группа разрядов адреса подается на соответствующий де шифратор: дешифратор строк и дешиф ратор столбцов. При этом каждый из дешифраторов создает на одной из своих выходных цепей уровень лог. 1 (на остальных выходах дешифратора уста навливается уровень лог.О), выбранный оказывается под воздействием уров ня лог. 1 одновременно по цепям строки и столбца. При чтении содержимое ЭП выдается на усилитель чтения и с него — на выходной триггер (Т) и выход микросхемы. Режим записи устанавливается подачей сигнала на вход разрешения записи (РЗ). При уровне лог.О на входе РЗ открывается усилитель записи и бит информа ции со входа данных поступает в выбранный ЭП и запоминается в нем.
Указанные процессы происходят в том случае, если на входе выбора кристалла (ВК) действует активный уровень лог.О. При уровне лог.1 на этом входе на всех выходах дешифратора устанавливается уровень лог.О и ЗУ оказывается в режиме хранения.
На рис. показано условное графическое обозначение микросхе мы ОЗУ.
Рассмотрим последовательность подачи сигналов в режимах чтения и записи. На рис. а представлена временная диаграмма сигналов в режиме чтения. С определенной задержкой | относительно момента подачи адреса и сигнала в цепь ВК (связанной с процессами дешифра ции адреса и включения выходных цепей выбранного ЭП) на выход микросхемы передается содержимое выбранного ЭП. В режиме запи си (рис.) должны быть соблюдены условия, которые исключали бы нарушение содержимого ячеек, в которые не производится обраще ние. Это обеспечивается тем, что сигнал в цепь РЗ подается с задержкой относительно момента подачи сигналов в цепь адреса, ВК и входных данных и снимается сигнал в цепи РЗ прежде, чем будет снят сигнал в цепи ВК. В противном случае, при преждевременной подаче сигнала РЗ, может произойти запись в ячейку с адресом, не совпадающим с адресом на входах микросхемы.
Микросхемы ОЗУ допускают наращивание емкости памяти наращи ванием разрядности (и, следовательно, разрядности хранимых слов) и наращиванием числа ячеек (и, значит, числа слов, которые можно хра нить в памяти). Таким образом, используя соответствующее число мик росхем в определенном их соединении, можно строить память с требуемой организацией.
Рассмотрим схему наращивания разрядности ячеек (рис. ). На все микросхемы подается один и тот же адрес. При чтении каждой микрос хемой выдается определенный разряд считываемого слова. При записи входное слово поразрядно заносится в ЭП отдельных микросхем. Таким образом, если микросхемы имеют организацию Nx 1 (;V одноразрядных ячеек), то для блока памяти с организацией N*n(N ячеек с разряднос тью каждой п) потребуется п микросхем.
На рис. показана схема наращивания числа ячеек и их разряд ности. Блок памяти состоит из микросхем, образующих отдельные ли нейки (ряды), каждая из которых строится по схеме наращивания разрядности. Разряды адреса блока памяти в этом случае делятся на две группы Лх и Л2. Группа разрядов Л2 определяет номер линейки, группа разрядов А — номер ячейки в выбранной линейке.
Выбор линейки осуществляется с помощью дешифратора, на вход кото рого подается Л2, а каждый из выходов подключен к входу ВК опреде ленной линейки. Таким образом, в зависимости от кодовой комбинации, содержащейся в Л2, на соответствующем выходе дешиф ратора появляется уровень лог.О, который обеспечивает выбор опреде ленной линейки микросхем. На входы ВК остальных линеек с выходов дешифратора поступает уровень лог.1, и микросхемы этих линеек уста навливаются в режим хранения, в котором они не реагируют на адрес ную группу Л j.
Рассмотрим пример наращивания емкости блока памяти. Пусть на микросхемах с организацией 1024 х 1 необходимо построить блок памяти, имеющий организацию 4096 х 8, т.е. блок памяти на 4096 8-разрядных ячеек. Наращивание разрядности потребует в каждой линейке схемы на рис. 3.80 использовать восемь микросхем; для уве личения числа ячеек с 1024 до 4096 (в четыре раза) необходимо пред усмотреть четыре линейки микросхем. Таким образом, общее число требуемых микросхем 8 • 4 = 32. Адрес, по которому в таком блоке памяти будет производиться обращение, формируется следующим образом. Для выбора линейки в адресе потребуется двухразрядная группа Л2, каждой из четырех кодовых номбинаций этой группы (00, 01, 10, 11) будет соответствовать определенная линейка в блоке памяти. Выбор ячейки в линейке микросхем потребует наличия в адресе 10-разрядной группы Лх (число комбинаций 10-разрядной группы210 = 1024 равно числу ЭП в микросхеме). Таким образом, адрес рассматриваемого блока памяти должен иметь 12 разрядов.
В каждом столбце матрицы микросхем на рис. выходы всех микросхем объединяются в цепь соответствующего разряда выхода дан ных блока, все входы данных — в цепь соответствующего разряда входа данных блока памяти.
Постоянные запоминающие устройства
Как и ОЗУ, ПЗУ состоит из ячеек, обратившись к которым можно вывести их содержимое. Отличие от ОЗУ заключается в том, что инфор мация в ячейки записывается однократно, после чего в процессе эксплу атации используется лишь режим чтения.
По способу занесения информации ПЗУ делятся на два вида: ПЗУ, программируемые маской на предприятии-изготовителе, и ПЗУ, про граммируемые пользователем.
В первые информация заносится в процессе изготовления микросхем с помощью соответствующего фотошаблона. Очевидно, такой способ записи пригоден в тех случаях, когда производится выпуск крупной партии ПЗУ с одной и той же записанной в них информацией. Промыш ленность выпускает такие ПЗУ, например, для использования в качестве преобразователя двоичного кода в определенные двоично-десятичные коды и других преобразователей. В них входная кодовая комбинация служит адресом ячейки, а содержимое ячейки — выходной кодовой комбинацией (являющейся, например, кодовой комбинацией двоично- десятичного кода).
В ПЗУ, программируемых пользователем, запись информации производится непосредственно пользователем с помощью специаль ных устройств, называемых программаторами. Программатор выда ет в микросхему соответствующие напряжения для записи информации, набираемой на клавиатуре либо предварительно нане сенной путем пробивок на перфоленту. Этими напряжениями осу ществляется прожигание плавких перемычек в элементах памяти. Очевидно, однажды записанная в ПЗУ информация в дальнейшем не может быть изменена. При необходимости изменить содержимое ПЗУ микросхемы с ранее записанной информацией заменяются но выми, в которые записываются новые данные.
На рис приведена структура ПЗУ, программируемого пользо вателем. Как и в ОЗУ, матрица-накопитель состоит из элементов памя ти, образующих строки и столбцы, но в отличие от ОЗУ при считывании из накопителя выдается содержимое целой строки элементов памяти. Такая строка обычно содержит несколько слов. С помощью селектора из строки выделяется и передается на выход требуемое слово.
Пусть, например, ПЗУ имеет емкость М = 210 бит, разбивающихся на N = "2я слов по 22 = 4 разрядов в каждом слове. Накопитель будет содержать 210 элементов памяти, расположенных вдоль 2s = 32 строк и 25 = 32 столбцов. При обращении должен указываться адрес слова, этот адрес в рассматриваемом примере будет содержать восемь разрядов, разбивающихся на две группы разрядов А 2 и А1: пятиразрядную группу Ах и трехразрядную группу Аг Группа At подается на дешифратор 1, который выбирает одну из 25 = 32 строк накопителя. Содержимое строки состоит из 32 бит или восьми 4-разрядных слов. Номер слова в строке задается группой Аг Дешифратор 2 преобразует эту адресную группу в сигнал на одном из восьми своих выходов. По этому сигналу в селекторе из содержимого строки выделяется требуемое слово, которое передается через буфер ввода-вывода на выход микросхемы.
Перепрограммируемые постоянные запоминающие устройства
Перепрограммируемые ПЗУ обладают всеми достоинствами ПЗУ, храня записанную в них информацию неопределенно долго и при от ключении питания. В то же время они допускают стирание записанной информации и запись новой информации. Однако если чтение осущест вляется за доли микросекунды, то время записи на много порядков больше. Рассмотрим принцип работы приведенного на рис. элемента памяти с электрической записью информации и стиранием ультрафио летовым светом.
Транзистор VT1 служит для выборки элемента памяти. Хранение информации осуществляется в транзисторе VT2. Особенность транзис тора VT2, структура которого показана на рис. , состоит в том, что он имеет изолированный затвор.
При подаче достаточно большого напряжения кр—л-переходу исто ка либо стока происходит инжекция электронов в затвор, после чего этот заряд может удерживаться на затворе длительное время. Отрица тельный заряд на затворе, притягивая дырки, создает в области прово дящей р-канал между истоком и стоком.
Транзистор оказывается в состоянии 0. Если же к переходу не прикладывалось повышенного напряжения, заряд на затворе отсут ствует, транзистор оказывается в непроводящем состоянии (состоя ние 1).
Стирание информации в одних микросхемах производится путем подачи соответствующих напряжений, в других — путем подачи ультрафиолетового излучения через прозрачную кварцевую крышку в корпусе микросхемы.
Под действием напряжений либо светового излучения, действующе го в течение примерно 10 мин, снимается заряд с затворов транзисторов, и все транзисторы накопителя оказываются установленными в непрово дящее состояние. Обычное комнатное освещение практически не оказы вает влияния на состояние транзисторов.
Перепрограммируемые ПЗУ дороже ПЗУ, и их применяют в процес се отладки цифровых устройств, когда необходимо уточнить информа цию, которая должна храниться в памяти. После отладки ППЗУ можно заменить более дешевыми ПЗУ.
ЛЕКЦИЯ 8
КОНТРОЛЬ ЦИФРОВЫХ УСТРОЙСТВ. УСТРОЙСТВА ЭВМ.
В процессе работы цифрового устройства иногда возникают ошиб ки, искажающие информацию. Причинами таких ошибок могут быть:
Иной характер искажений информации имеет место под воздействи ем помех. Вызвав ошибку, помехи могут затем в течение длительного времени не проявлять себя. Такие ошибки называют случайными сбоями.
В связи с возникновением ошибок необходимо снабжать цифровые устройства системой контроля правильности циркулирующей в ней информации. Такие системы контроля могут предназначаться для реше ния задач двух типов: задачи обнаружения и задачи исправления ошибок. Система обнаружения ошибок, производя контроль информации, спо собна лишь выносить решения: нет ошибок и есть ошибка, причем в последнем случае она не указывает, какие разряды слов искажены. Система исправления ошибок сигнализирует о наличии ошибок и ука зывает, какие из разрядов искажены. При этом непосредственное ис правление цифр искаженных разрядов представляет собой уже несложную операцию. Так, если известно, что некоторый разряд двоич ного слова ошибочен, то появление в нем ошибочного лог.О означает, что правильное значение — лог.1 и наоборот.
Таким образом, трудно локализовать ошибку, т.е. указать, в каких разрядах слова она возникла. После решения этой задачи само исправ ление сводится лишь к инверсии цифр искаженных разрядов, поэтому обычно под исправлением ошибок понимают решение задачи локали зации ошибок.
При постоянном нарушении правильности информации, обнаружив ошибку, можно принять меры для поиска неисправного элемента и заменить его исправным. Причины же случайных сбоев обычно выявля ются чрезвычайно трудно, и такие изредка возникающие ошибки жела тельно было бы устранять автоматически, восстанавливая правильное значение слов с помощью системы исправления ошибок. Однако следует иметь в виду, что система исправления ошибок требует значительно большего количества оборудования, чем система обнаружения ошибок.
Ниже раздельно рассматриваются методы контроля цифровых уст ройств двух типов: устройств хранения и передачи информации, уст ройств обработки информации. К устройствам первого типа могут быть отнесены запоминающие устройства, регистры, цепи передачи и другие устройства, в которых информация не должна изменяться. На выходе этих устройств информация та же, что и на входе. К устройствам второ го типа относятся устройства, у которых входная информация не совпа дает с выходной и в тех случаях, когда ошибки не возникают. Примером могут служить арифметические и логические устройства.
Обнаружение одиночных ошибок в устройствах хранения и передачи информации
Для дальнейшего изложения потребуется понятие кодовое расстоя ние по Хеммингу. Для двух двоичных слов кодовое расстояние по Хеммингу есть число разрядов, в которых разнятся эти слова. Так, для слов 110112 и 101102 кодовое расстояние d- 3, так как эти слова различаются в трех разрядах (первом, третьем и четвертом).
Пусть используемые слова имеют n разрядов. Для представления информации можно использовать все 2n возможных комбинаций от 00 ... 0 до 11 ... 1. Тогда для каждого слова найдутся другие такие слова, которые отличаются от данного не более чем в одном разряде. Напри мер, для некоторого слова 1101 можно найти следующие слова: 0101, отличающиеся только в четвертом разряде; 1001, отличающееся только в третьем разряде, и т.д. Таким образом, минимальное кодовое расстоя ние = 1. Обнаружить ошибки в таких словах невозможно. Напри мер, если передавалось слово N1 = 1101, а принято N2 = 0101, то в принятом слове невозможно обнаружить никаких признаков наличия ошибки (ведь могло бы быть передано и слово N2 = 0101). Для того чтобы можно было обнаружить одиночные ошибки (ошибки, возни кающие не более чем в одном из разрядов слова), минимальное кодовое расстояние должно удовлетворять условию dmin > 2. Это условие требует, чтобы любая пара используемых слов отличалась друг от друга не менее чем в двух разрядах. При этом, если возникает ошибка, она образует такую комбинацию цифр, которая не используется для представления слов, т.е. образует так называемую запрещенную комбинацию.
Для получения d = 2 достаточно к словам, использующим любые комбинации из n информационных двоичных разрядов, добавить один дополнительный разряд, называемый контрольным. При этом значение цифры контрольного разряда будем выбирать таким, чтобы общее число единиц в слове было четным. Например:
11001110111 0 11010100111 1
В первом из приведенных примеров число единиц в информационной части четно (8), поэтому контрольный разряд должен содержать 0. Во втором примере число единиц в информационной части слова нечетно (7), и для того, чтобы общее число единиц в слове было четным, кон трольный разряд должен содержать единицу. Таким способом во все слова вводится определенный признак — четность числа единиц. При нятые слова проверяются на наличие в них этого признака, и, если он оказывается нарушенным (т.е. обнаруживается, что число содержащих ся в разрядах слова единиц нечетно), принимается решение, что слово содержит ошибку.
Этот метод позволяет обнаруживать ошибку. Но с его помощью нельзя определить, в каком разряде слова содержится ошибка, т.е. нель зя исправить ее. Кроме того, при этом методе не могут обнаруживаться ошибки четной кратности, т.е. ошибки одновременно в двух, четырех и т.д. разрядах, так как при таком четном числе ошибок не нарушается четность числа единиц в разрядах слова. Однако наряду с одиночными ошибками могут обнаруживаться ошибки, возникающие одновременно в любом нечетном числе разрядов.
На практике часто вместо признака четности используется признак нечетности, т.е. цифра контрольного разряда выбирается такой, чтобы общее число единиц в разрядах слова было нечетным. При этом, если имеет место, например, обрыв линии связи, это обнаруживается, так как принимаемые слова будут иметь 0 во всех разрядах и нарушится прин цип нечетности числа единиц
Контроль арифметических операций
В устройствах хранения и передачи информации одиночная ошиб ка вызывала искажение цифры лишь одного разряда слова. При выполнении арифметических операций одиночная ошибка в получаемом результате может вызвать искажение одновременно группы разрядов. Действительно, пусть в суммирующем счетчике хранится число = 101112 и на вход поступает очередная единица. Произойдет сложение.
Сравнивая ошибочный результат N1 правильным N2, видим, что они различаются в двух разрядах. Тем не менее считаем, что в N содержится одиночная ошибка.
Во всех случаях, когда ошибочный результат связан с арифметичес ким прибавлением (или вычитанием) ошибочной единицы к одному из разрядов, имеет место одиночная ошибка. И если ошибочный результат может быть получен из правильного результата путем арифметического суммирования (или вычитация) единицы не менее чем в к разрядах, кратность ошибки равна к.
Для контроля арифметических операций чаще всего используется контроль по модулю q. Этот метод более универсален и годится также для контроля устройств хранения и передачи информации. Сущность метода состоит в следующем.
Контролируемое число N арифметически делится на q9 и выделяется остаток rN. Остаток вписывается в контрольные разряды числа N вслед за его информационными разрядами. Принятое число N делится на q и выделяется остаток r*N. Эту операцию выполняет устройство свертки по модулю q Элемент сравнения сравнивает rN и r*N в случае их несовпадения выносит решение о наличии ошибки в принятом слове.
Чаще всего используется q = 3, иногда выбирается q = 7. При увели чении значения q возрастает способность метода к обнаружению оши бок, но одновременно увеличивается объем контролирующего оборудования.
Рассмотрим пример применительно к схеме на рис. 3.85,6. Пусть q = 3, Nx - 32|0 = 1000002, N2 = 29|0 = 0111012. Соответствующие этим числам остатки равны rN] = 2I0 = 102, rm = 2|0 = 102 (при q = 3 остатки могут принимать значения 0, 1, 2 и для их представления в двоичной форме достаточно двух контрольных разрядов). При отсутствии ошибок в работе устройства результат суммирования чисел N* = Nx + N2 = 6110 = = 1111012, значение свертки по модулю 3 равно r*N = 012. Суммируя rN] и rN2 и выделяя остаток по модулю 3, получаем rN = 012. Совпадение r*N = = rN указывает на отсутствие ошибок. При наличии ошибок не имело бы места совпадение остатков r*N и rN.
Эффективность контроля по модулю характеризуется данными, при веденными в табл. В таблице указано, какую часть всех возможных
Таблица
|
Значение модуля |
Доля необнаруживаемых ошибок |
||
|
1 -й кратности |
2-й кратности |
3-й кратности |
|
|
3 |
0 |
1/2 |
1/4 |
|
7 |
0 |
1/6 |
1/7 |
комбинаций ошибок составляют ошибки, которые не обнаруживают ся при контроле по модулю. Как видно из приведенных данных, обнаруживаются все однократные ошибки; доля ошибок высокой кратности, оказывающихся необнаруженными, при модуле 7 меньше, чем при модуле 3. Тем самым эффективность контроля по модулю 7 выше, чем при модуле 3. Однако при контроле по модулю 7 контроль ная часть слов содержит три двоичных разряда (вместо двух разрядов при модуле 3) и, кроме того, сложнее схемы формирования остатков (схемы свертки).
В заключение рассмотрим построение схем свертки по модулю 3. Общим для этих схем является следущий метод получения остатка. Каждый разряд числа вносит определенный вклад в формируемый ос таток. В табл. 3.23 приведены остатки от деления на 3 значений, выра жаемых единицами отдельных разрядов (т.е. весовых коэффициентов разрядов). Эти остатки для единиц нечетных разрядов равны 1, для четных разрядов они равны 2. Следовательно, для получения остатка от деления на 3 всего числа достаточно просуммировать остатки для еди ниц отдельных его разрядов и затем для получения суммы найти остаток от деления на 3.
Например, пусть N = 110010112; сумма остатков, создаваемых отдель ными разрядами, S=l-2+ll+0-2 + 0- l + l- 2+0-l+l-2+l-l=8; далее, деля 8 на 3, получаем остаток rN = 2
Применение микропроцессоров и микрокомпьюторов в управление технологическими процессами термообработки.
В любой сфере человеческой деятельности — в науке, технике, про изводстве — методы и средства вычислительной техники направлены на повышение производительности труда. В связи с этим уровень специа листов втом числе и технологов в существенной мере определяется их знанием и применением средств для контроля и управления на основе ЭВМ. Первая ЭВМ была создана в 1946 г. В последующий период до 1955 г. происходило становление вычислительной технихи. В это время опре делились основные принципы построения ЭВМ. Затем с периодич ностью 5 — 7 лет происходил переход к ЭВМ принципиально новых типов, использующих более совершенную элементную базу, имеющих новую структуру, расширяющую их возможности и обеспечивающую большие удобства при работе с ними человека. В связи с этим появилось понятие поколение ЭВМ.
Для ЭВМ первого поколения (40-е — начало 50-х годов) характерны следующие признаки. Строились они на дискретных компонентах с использованием электровакуумных приборов, имели низкую надеж ность, в них применялись ЗУ на ультразвуковых линиях задержки и электронно-лучевых трубках. Ориентировались машины в основ ном на решение научно-технических задач, для которых характерны относительно небольшие объемы исходных данных и результатов решения.
В ЭВМ второго поколения (середина 50-х — 60-е годы) в качестве элементной базы применялись дискретные компоненты и полупро водниковые приборы (транзисторы и диоды), монтаж осуществлялся с использованием печатных плат, ЗУ выполнялись на тороидальных ферритовых сердечниках. Все это повысило быстродействие и надеж ность машин. В ЭВМ второго поколения обеспечивалась возмож ность обмена данными между ЭВМ и большим числом внешних устройств. ЭВМ стали успешно применяться и для решения экономи ческих задач. В ЭВМ третьего поколения (60-е годы) в качестве элементной базы используются интегральные микросхемы. Благодаря этому ЭВМ третьего поколения по сравнению с ЭВМ второго поколения имеют меньшие габаритные размеры и потребляемую мощность, большие быстродейст- вне и надежность, широко применяются в самых разнообразных облас тях деятельности человека. В ЭВМ четвертого поколения (70-е годы) в качестве элементной базы используются интегральные микросхемы высокой степени интеграции — большие интегральные схемы (БИС). С их помощью на одном крис талле можно создать устройства, содержащие тысячи и десятки тысяч транзисторов. Компактность узлов при использовании БИС позволяет строить ЭВМ с большим числом вычислительных устройств — процес соров (так называемые многопроцессорные вычислительные системы).
В последнее время создаются ЭВМ и вычислительные системы пя того поколения. Эти ЭВМ будут обладать высокой производительнос тью, компактностью и низкой стоимостью (эти характеристики улучшаются в каждрм следующем поколении ЭВМ). Основная особен ность ЭВМ пятого поколения будет состоять в их высокой интеллекту альности, обеспечивающей возможность общения человека с ЭВМ на естественном языке, способности ЭВМ к обучению и т.д. Быстродейст вие ЭВМ пятого поколения будет достигать десятков миллиардов опе раций в секунду, они будут обладать памятью в десятки мегабайтов и строиться на сверхбольших БИС, на кристалле которых будут разме щаться миллионы транзисторов.
Структура ЭВМ для управление технологическим процессом термообработки
ЭВМ состоит из ряда устройств, взаимодействующих друг с другом в процессе решения задачи. Рассмотрим кратко основные устройства и их функции (рис.).
Внешние усгройство Оперативная память (ОП) служит для хранения программы, исход ных данных задачи, промежуточных и конечных результатов решения задачи.
Арифметико-логическое устройство (АЛУ) предназначено для вы полнения предусмотренных в ЭВМ арифметических и логических операций. Участвующие в операциях данные выбираются из ОП, результаты операций отсылаются в ОП. Для ускорения выборки опе рандов (данных, участвующих а операциях) АЛУ может снабжаться собственной местной памятью (сверхоперативным запоминающим устройством — СОЗУ) на небольшое число данных, но обладающей быстродействием, превышающим быстродействие ОП. При этом ре зультаты операций, если они участвуют в последующих операциях, могут не отсылаться в ОП, а храниться в СОЗУ.
Устройство управления (УУ), посылая в определенной временной последовательности управляющие сигналы в устройства ЭВМ, обеспе чивает их соответствующее функционирование и взаимодействие друг с другом.
АЛУ и УУ объединяют под общим названием процессор. Процессор совместно с оперативной памятью образует ядро ЭВМ.
Кроме этих узлов ЭВМ снабжается рядом других устройств, называ емых внеишими.Они обеспечивают расширение возможностей ЭВМ, об легчают пользование ими. В состав внешних устройств могут входить следующие узлы.
Внешняя память (ВП) — память, имеющая относительно невысо кое быстродействие, но по сравнение с ОП существенно более высо кую емкость. В силу того что быстродействие внешней памяти значительно ниже быстродействия АЛУ, последнее в процессе рабо ты взаимодействует лишь с ОП, получая из нее команды и данные, отсылая в эту память результаты операций. Часто при решении слож ных задач емкость ОП оказывается недостаточной. В этих случаях в процессе решения задач данные определенными порциями могут пересылаться из внешней памяти в ОП, откуда они затем выбираются для обработки в АЛУ.
Дисплей позволяет отображать на экране разнообразную инфор мацию, связанную с процессом решения задачи.
Устройство печати обеспечивает возможность выдачи разнообраз ной документации.
С помощью устройств ввода и вывода ЭВМ может обмениваться данными, передаваемыми по линиям связи.
Через пульт управления человек вводит в ЭВМ данные и команды выполнения разнообразных действий.
Команды
В процессоре предусматривается возможность выполнения большого числа различных операций. Несмотря на то что число таких операций может быть более 100, каждая из них представляет собой простейшие арифметичес кие либо логические действия, такие, например, как сложение, вычитание, умножение и деление чисел, пересылка кодов и т.п. При этом в каждой операции участвует не более двух операндов. В связи с этим решаемая задача должна быть предварительно представлена последовательностью таких опе раций, которые способна выполнять ЭВМ. Затем на каждую из этих операций должна быть составлена так называемая команда. Совокупность команд, образующая программу решения задачи, должна быть помещена в ОЗУ.
Команда должна содержать все необходимые для выполнения опера ции указания: вид операции, место, где хранятся операнды данной опе рации и куда должен быть помещен результат операции. Такая команда имеет следующий формат:
КОп
Здесь КОп — код операции. В каждой ЭВМ предусматривается оп ределенная система кодирования операций. Например, может быть при нят следующий способ записи вида операции: 01 — сложение, 02 — вычитание, 03 — умножение и т.д.; А( — первый адрес — адрес ячейки оперативной памяти, в которой хранится первый операнд; А2 — вто рой адрес — адрес второго операнда; А3 — третий адрес — адрес ячейки оперативной памяти, в которую должен помещаться результат опера ции. Команда с таким содержанием называется трехадресной.
ЭВМ могут использовать двухадресные команды, имеющие следую щий формат:
КОп
Результат операции в этом случее помещается в ячейку одного из аперандов либо остается в АЛУ.
Одноадресные команды имеют формат КОп
При таком формате для выполнения одного арифметического дейст вия над двумя числами от машины может потребоваться исполнение нескольких команд. Например, для сложения двух чисел необходимо выполнить три команды:
Широкое распростренение получили машины с переменной адрес ностью. В них при выполнении операций операнды (один либо оба) могут выбираться не из оперативной памяти, а из местной (СОЗУ). Команды этих машин по существу являются двухадресными, но оба адреса либо один из них могут быть адресами не оперативной памяти, а регистров местной памяти АЛУ.
Рассмотрим взаимодействие устройств ЭВМ в процессе решения зада чи. Для определенности примем, что рассматриваемая ЭВМ является трехадресной. Перед решением задачи набор команд, образующий про грамму решения, помещается в последовательные ячейки оперативной памяти так, что адрес ячейки, содержащей следующую команду, на едини цу больше адреса ячейки, в которую помещена предыдущая команда.
Процесс реализации программы состоит в последовательной выборке из ОП команд и их исполнении. Вызванная из ОЗУ в центральное устрой ство управления (ЦУУ) очередная команда хранится в нем все время ис полнения операции. ЦУУ выбирает из команды первый адрес А пересылает его в ОЗУ и подает сигнал считывания. Из ОЗУ выдается первый операнд. ЦУУ подает в АЛУ сигнал отпирания входов регистра, в который должен быть принят этот операнд. Аналогично по второму адресу А2 производится передача из ОЗУ в АЛУ второго операнда. Затем ЦУУ подает в АЛУ управляющие сигналы, под действием которых выполняется предусмотренная командой операция. После получения результата опера ции ЦУУ передает в ОЗУ третий адрес А3, подает сигнал записи и откры вает выход регистра АЛУ, хранящего результат операции.
Далее в ОЗУ передается адрес очередной команды, сформированной в ЦУУ (например, путем увеличения на единицу адреса предыдущей команды), в ЦУУ поступает следующая команда и т.д.
Обработка информации может осуществляться двумя методами: ана логовым, при котором участвующие в обработке величины представля ются в аналоговой форме (обычно уровнями напряжения или тока), или цифровым, при котором величины представляются в цифровой форме и обработка сводится к последовательности действий (операций) над чис лами. В зависимости от используемого метода обработки различают два типа аппаратуры: аналоговая, в которой используется аналоговый метод обработки, и цифровая, в которой применяется цифровой метод обработки. В цифровой аппаратуре основным устройством, в котором непосредственно выполняется обработка, является процессор.
Рассмотрим характерные особенности указанных двух методов об работки информации.
В аналоговой аппаратуре обработка информации реализуется путем преобразований между токами и напряжениями вида
выполняемых соответственно индуктивными, емкостными, резистивными элементами, а также элементами усиления и2 = ких и нели нейных преобразований и2=Ди. Каждый элемент аналогового уст ройства в каждый момент времени находится в режиме активного вы полнения характерных для этих элементов операций; таким образом, выполнение операций носит параллельный характер (одновременно вы полняются операции во многих элементах устройства).
В показанном на рис. 4.2,а простейшем аналоговом устройстве на выходе формируется величина u являющаяся решением дифференци ального уравнения (рис.4.2,6):
В процессоре обработка информации осуществляется последова тельным выполнением простейших арифметических и логических операций над числами (например, сложение пары чисел, сдвиг числа влево, вправо).
Выполняемых соответственно индуктивными, емкостными, резистивными элементами, а также элементами усиления и2 = ких и нели нейных преобразований и2=Ди. Каждый элемент аналогового уст ройства в каждый момент времени находится в режиме активного вы полнения характерных для этих элементов операций; таким образом, выполнение операций носит параллельный характер (одновременно вы полняются операции во многих элементах устройства).
Существует два принципиально разных подхода к проектированию микропрограммного автомата (управляющего устройства): использо вание принципа схемной логики и использование принципа программи руемой логики.
В первом случае в процессе проектирования подбирается некоторый набор цифровых микросхем (обычно малой и средней степени интегра ции) и определяется такая схема соединения их выводов, которая обес печивает требуемое функционирование (т.е. функционирование процессора определяется тем, какие выбраны микросхемы и по какой схеме выполнено соединение их выводов). Устройства, основанные на таком принципе схемной логики, способны обеспечивать наивысшее быстродействие при заданном типе технологии элементов. Недостаток этого принципа построения процессора состоит в трудности использо вания БИС и СБИС. Это связано с тем, что при использовании схемного принципа каждый разрабатываемый процессор окажется индивидуаль ным по схемному построению и потребует изготовления индивидуаль ного типа БИС. Тогда выпускаемые промышленностью БИС окажутся узкоспециализированными, число выпускаемых типов БИС будет боль шим, а потребность в каждом типе БИС окажется низкой. Выпуск многих типов БИС малыми сериями по каждому типу для промышлен ности окажется экономически невыгодным.
Эти обстоятельства заставляют обратиться к другому подходу в про ектировании цифровых устройств, основанному на использовании принципа программируемой логики. Этот подход предполагает постро ение с использованием одной или нескольких БИС некоторого универ сального устройства, в котором требуемое функционирование (т.е. специализация устройства на выполнение определенных функций) обес печивается занесением в память устройства определенной программы (или микропрограммы). В зависимости от введенной программы такое универсальное управляющее устройство способно обеспечивать требуе мое управление операционным устройством при решении самых разно образных задач. В этом случае число типов БИС, необходимых для построения управляющего устройства, окажется небольшим, а потреб ность в БИС каждого типа высокой, что обеспечит целесообразность их выпуска промышленностью.
До сих пор речь шла о построении управляющих устройств процес соров. Теперь рассмотрим условия для широкого использования БИС в операционных устройствах процессоров. Можно построить операцион ное устройство с таким набором узлов и такой схемой их соединения, которые обеспечили бы решение разнообразных задач. Задача, решае мая подобным универсальным операционным устройством, определя ется тем, какая микропрограмма хранится в управляющем устройстве. Таким образом, независимо от решаемой задачи может быть использо вано одно и то же операционное устройство. Благодаря тому, что по требность в таких устройствах окажется высокой, они могут быть построены с использованием БИС. использованием принципа схемной логики, а операционное устройст во выполняется в виде устройстаа, специализированного для решения конкретной задачи.
Структура процессора
Процессор осуществляет непосредственно обработку данных и программное управление процессом обработки данных. Он синтези руется в виде соединения двух устройств: операционного и управля ющего.
Операционное устройство (ОУ) — устройство, в котором выполня ются операции. Оно включает в качестве узлов регистры, сумматоры, каналы передачи информации, мультиплексоры для коммутации кана лов, шифраторы, дешифраторы и т.д. Управляющее устройство (УУ) координирует действия узлов операционного устройства; оно выраба тывает в некоторой временной последовательности управляющие сиг налы, под действием которых в узлах операционного устройства выполняются требуемые действия.
Процесс функционирования операционного устройства распадается на последовательность элементарных действий в его узлах:
установка регистра в некоторое состояние (например, запись в регистр R1 числа 0, обозначаемая R1);
инвертирование содержимого разрядов регистра (например, если регистр R2 содержал двоичное число 101101, то после инверти рования его содержимое будет равно 010010;
пересылка содержимого одного узла в другой (например, пересыл ка содержимого регистра R2 в регистр R1, обозначаемая R1 <- (R2));
г, гт
сдвиг содержимого узла влево, вправо (например, сдвиг на один разряд влево содержимого регистра R1, обозначаемый R1 <- СдвЛ
(R0);
счет, при котором число в счетчике (регистре) возрастает или убывает на единицу (Сч (Сч ± 1));
сложение (например, R2 <- (R2) + (R1));
сравнение содержимого регистра на равенство с некоторым чис лом; результат сравнения: лог.1 (при выполнении равенства) либо лог.О (при невыполнении равенства); некоторые логические действия (поразрядно выполняемые опера ции конъюнкции, дизъюнкции и др.).
Каждое такое элементарное действие, выполняемое в одном из узлов ОУ течение одного тактового периода, называется микрооперацией.
В определенные тактовые периоды одновременно могут выполнять ся несколько микроопераций, например R2 <- 0, Сч <- (Сч) - 1. Такая совокупность одновременно выполняемых ми|фоопераций называется микрокомандой, а весь набор микрокоманд, предназначенный для реше ния определенной задачи, — микропрограммой.
Таким образом, если в операционном устройстве предусматривается возможность исполнения N различных микроопераций, то из управляю щего устройства выходят N управляющих цепей, каждая из которых соответствует определенной микрооперации. И если необходимо в опе рационном устройстве выполнить некоторую микрооперацию, доста точно из управляющего устройства по определенной управляющей цепи, соответствующей этойкоманде микрооперации, подать сигнал (например, напряжение уровня лог.1). В силу того, что управляющее устройство определяет микропрограмму, т.е. какие и в какой временнбй последова тельности должны выполняться микрооперации, оно получило назва ние микропрограммного автомата.
Формирование управляющих сигналов для выпол нения микрокоманд может происходить в зависимости от состояния узлов операционного устройства, определяемого сигналами дс(, ... , х5, которые подаются с соответствующих выходов операционного устрой ства на входы управляющего устройства. Управляющие сигналы... >уп могут также зависеть от внешних сигналов xs + |,..., xL.
Для сокращения числа управляющих цепей, выходящих из управля ющего устройства (в тех случаях, когда оно конструктивно выполняется отдельно от операционного), микрокоманды могут кодироваться. По ясним это на примере. Допустим, что в узлах ОУ предусматриваются 20 ми!фоопераций. Пусть выполняемые в различнее комбинациях они должны образовывать 470 микрокоманд. В закодированном виде мик рокоманды могут представляться 9-разрядным двоичным кодом. Число комбинаций такого кода составляет Т? - 512. Таким образом, каждой микрокоманде может быть поставлена в соответствие одна из этих комбинаций 9-разрядного кода (например, первой микрокоманде может быть поставлена в соответствие кодовая комбинация ООО ООО ООО, второй микрокоманде — комбинация ООО ООО 001 и т.д.). При этом микрокоманда на входе операционного устройства будет задаваться некоторой 9-разрядной кодовой комбинацией, для управления же вы полнением микроопераций имеется 20 управляющих цепей. Возникает необходимость преобразования 9-разрядной микрокоманды в 20-раз- рядную комбинацию сигналов в управляющих цепях. Такое преобразо вание может осуществляться различными способами, например с помощью программируемой логической матрицы (ПЛМ) либо с помо щью дешифратора и элементов ИЛИ, объединяющих определенные выходы дешифратора, соответствующие микрокомандам, при которых выполняется одна и та же микрооперация. Результаты обработки, вы полненной в ОУ, снимаются с его выходов z,,..., zm.
Два подхода к построению процессоров
Существует два принципиально разных подхода к проектированию микропрограммного автомата (управляющего устройства): использо вание принципа схемной логики и использование принципа программи руемой логики.
В первом случае в процессе проектирования подбирается некоторый набор цифровых микросхем (обычно малой и средней степени интегра ции) и определяется такая схема соединения их выводов, которая обес печивает требуемое функционирование (т.е. функционирование процессора определяется тем, какие выбраны микросхемы и по какой схеме выполнено соединение их выводов). Устройства, основанные на таком принципе схемной логики, способны обеспечивать наивысшее быстродействие при заданном типе технологии элементов. Недостаток этого принципа построения процессора состоит в трудности использо вания БИС и СБИС. Это связано с тем, что при использовании схемного принципа каждый разрабатываемый процессор окажется индивидуаль ным по схемному построению и потребует изготовления индивидуаль ного типа БИС. Тогда выпускаемые промышленностью БИС окажутся узкоспециализированными, число выпускаемых типов БИС будет боль шим, а потребность в каждом типе БИС окажется низкой. Выпуск многих типов БИС малыми сериями по каждому типу для промышлен ности окажется экономически невыгодным.
Эти обстоятельства заставляют обратиться к другому подходу в про ектировании цифровых устройств, основанному на использовании принципа программируемой логики. Этот подход предполагает постро ение с использованием одной или нескольких БИС некоторого универ сального устройства, в котором требуемое функционирование (т.е. специализация устройства на выполнение определенных функций) обес печивается занесением в память устройства определенной программы (или микропрограммы). В зависимости от введенной программы такое универсальное управляющее устройство способно обеспечивать требуе мое управление операционным устройством при решении самых разно образных задач. В этом случае число типов БИС, необходимых для построения управляющего устройства, окажется небольшим, а потреб ность в БИС каждого типа высокой, что обеспечит целесообразность их выпуска промышленностью.
До сих пор речь шла о построении управляющих устройств процес соров. Теперь рассмотрим условия для широкого использования БИС в операционных устройствах процессоров. Можно построить операцион ное устройство с таким набором узлов и такой схемой их соединения, которые обеспечили бы решение разнообразных задач. Задача, решае мая подобным универсальным операционным устройством, определя ется тем, какая микропрограмма хранится в управляющем устройстве. Таким образом, независимо от решаемой задачи может быть использо вано одно и то же операционное устройство. Благодаря тому, что по требность в таких устройствах окажется высокой, они могут быть построены с использованием БИС. использованием принципа схемной логики, а операционное устройст во выполняется в виде устройстаа, специализированного для решения конкретной задачи.
Процессор, построенный на одной или нескольких БИС, называется микропроцессором.
Набор БИС, обеспечивающих построение цифровых устройств, об разует микропроцессорный комплект (МПК). Он позволяет совместно со сравнительно небольшим числом микросхем средней и малой степени интеграции создавать миниатюрные вычислительные устройства для разнообразных применений.
С помошью МПК реализуются микропроцессорные системы (МПС). Если в устройстве, построенном на принципе схемной логики, любое изменение или расширение выполняемых функций влечет демонтаж устройства и монтаж другого устройства по новой схеме, то в МПС благодаря использованию принципа программируемой логики измене ние функций может быть достигнуто заменой хранящейся в памяти программы новой программой, соответствующей новым функциям уст ройства. Подобная гибкость вместе с другими связанными с использо ванием БИС достоинствами (низкой стоимостью, малыми размерами), а также высокая точность и помехозащищенность, характерные для цифровых методов, обусловили бурное внедрение МПС в различные сферы производства, научные исследования и бытовую технику.
Цифровые автоматы
Процессор является примером цифрового автомата — устройства, осуществляющего прием, хранение и преобразование дискретной ин формации по некоторому алгоритму. Теорию автоматов подразделяют на абстрактную и структурную. Абстрактная теория изучает поведе ние автомата, отвлекаясь от структуры (т.е. способа его построения, схемной реализации).
Автомат под действием входных сигналов принимает состояния в соответствии с набором значений входных сигналов и выдает сигнал, зависящий от внутреннего состояния либо от внутреннего состояния и входных сигналов. Для хранения внутреннего состояния автомат должен иметь память; таким образом, автомат является устройством с памятью, т.е. устройством последовательностного типа.
Несмотря на то что реальные автоматы могут иметь несколько входов и выходов, на каждом из которых в дискретные моменты времени (определяемые тактом работы) образуются сигналы, соот ветствующие лог.О и лог.1, в абстрактной теории удобно рассматри вать автоматы с одним входом и одним выходом. Возможность такого рассмотрения заключается в следующем. Пусть число реаль ных входов равно двум. Так как на каждом входе может быть лог.О или лог.1 у автомат оказывается под воздействием в каждый тактовый момент одного из четырех входных сигналов: jc, = (0,0), х2 = (0,1), хг = (1,0), хА = (1,1), jc, , х2, jc3, jc4 — отдельные значения переменной X.
Аналогично несколько реальных выходов приводятся к одному вы ходу Функционирование цифрового автомата происходит на трех множествах:
множестве возможных входных сигналов jc, , jc2,
множестве внутренних состояний а0, ах,..., ак\
множестве возможных выходных сигналов У1,У2 •••
Одно из состояний является начальным (состояние а^, и перед нача лом работы автомат всегда устанавливается в это состояние. Работа автомата определяется следущими функциями: функцией переходов, функцией выходов, определяющей зависимость выходного сигнала автомата y(t) от состояния автомата a(t) и входного сигнала х(г):
Автомат с такой функцией Выходов называется автоматом Мили. Другой тип автомата — автомат Мура. Особенность автомата Мура в том, что в нем выходной сигнал зависит лишь от внутреннего состояния a(t) и не зависит от входного сигнала. Функционирование автомата может быть задано в форме таблиц переходов и выходов либо с помощью так называемого графа.
Задание автомата Мили в виде таблицы переходов и выходов пред ставлено в табл. 4.1. Здесь в клетках, расположенных на пересечении столбцов текущего состояния автомата строками текущего значения входного сигнала указываются следующее состояние (состояние в следующем такте) и значение выходного сигнала (напри мер, функционирование этого же автомата в форме графа представлено на рис. . Граф состоит из узлов, отождествляемых с состояниями автомата. Связи между узлами показывают переходы автомата из одно го состояния в другое под воздействием входных сигналов. На каждой связи указывается формируемый на выходе автомата сигнал. Задавая произвольное входное слово в виде последовательности сигналов Х| можно определять соответствующее выходное слово для данного автомата:
входное слово х, х2 х2 х, х2 х, х, х2 ...
состояние автомата а0 а0 ах а2 а3 а0 а0 ах аъ аъ
выходное слово ух у2 ух ух ух ух у2 у2 у3 ...
Пример задания автомата Мура в форме таблицы переходов и выхо дов показан в табл.. Соответствующий этому автомату граф приве ден на рис
Синтез процессора с использованием принципа схемной логики
Рассмотрим методику построения процессора на примере реализа ции устройства, выполняющего операцию умножения двоичных чисел без знаков 1101 и 1011. Как ранее было показано для получения произведения необходимо формировать частичные произведения (про изведения множимого на цифры отдельных разрядов множителя) и сум мировать их с определенным сдвигом относительно друг друга. Предусмотрим суммирование частичных произведений, начиная с младшего частичного произведения. В табл приведена последова тельность действий при умножении чисел 11012 и 10112. В соответствии с описанным выше процессом для выполнения опе рации умножения необходимо в операционном устройстве иметь реги стры R1, R2, R3, сумматор (См) и счетчик (Сч) числа повторений цикла. Регистр R3' — регистр временного хранения; при низком уровне син хронизирующего сигнала С в него передается содержимое регистра R3; благодаря этому в течение времени суммирования чисел в См при высо ком уровне С числа на входах См поддерживаются неизменными.
На рис. показана структурная схема операционного устройства. В регистре R2 предусмотрены микрооперация сдвига содержимого на один разряд вправо, выполняемая под действием управляющего сигна ла .у,, и микрооперация пересылки в старший разряд этого регистра содержимого младшего разряда регистра R3, выполняемая под дейст вием управляющего сигнала у2. Сумматор производит суммирование чисел, поступающих с выходов регистров R1 и R3; для хранения пере носа, который может возникнуть из старшего разряда при суммирова нии, в нем предусмотрен дополнительный (n + 1)-й разряд. Результат выполненной в сумматоре операции при наличии управляющего сигна ла у3 принимается в регистр R3, который должен иметь то же число разрядов, что и сумматор. Кроме микрооперации приема суммы в регистре R3 предусмотрены микрооперации установки нулевого значе ния и сдвига его содержимого на один разряд вправо, выполняемые соответственно под действием управляющих сигналов у4 и у5. При наличии управляющего сигнала у6 в счетчик Сч принимается установлен ное на его входе число п под действием управляющего сигнала выпол няется микрооперация вычитания единицы из содержимого счетчика.
В операционном устройстве формируются следующие признаки: х, — содержимое младшего разряда регистра R2 и х2 — результат проверки на нуль содержимого счетчика. Приведем в условной записи список выполняемых в узлах операционного устройства микроопера ций и список формируемых признаков:
Запись R2[/i] и R3[l] означает соответственно n-й разряд регистра R2 и 1-й разряд регистра R3.
Синтез управляющего устройства в форме автомата Мили
Процесс синтеза разобьем на этапы и последовательно рассмотрим каждый из них.
Построение схемы алгоритма в микрооперациях. На рис. пока зана эта схема алгоритма. Нетрудно понять, что она соответствует приведенному выше описанию функционирования множительного уст ройства. Такая форма представления функционирования устройства является более наглядной, чем словесная.
Построение схемы алгоритма в микрокомандах.
Для формирования микрокоманд необходимо определить, какие микрооперации могут вы полняться одновременно (в одни и те же тактовые периоды).
Очевидно, микрооперации у4 и у6 могут быть объединены в общую микрокоманду К, микрооперация у не может быть объединена с какими- либо другими микрооперациями, и, следовательно, она одна представ ляет микрокоманду У2; микрооперации у1, у2, у4, у5 можно выполнять в приведенной на рис. последовательности в четырех тактовых пери одах, но при построении регистров на триггерах, управляемых фронтом синхросигнала, эти микрооперации могут выполняться одновременно и, следовательно, могут быть объединены в микрокоманду У3. На рис. показана схема алгоритма, построенная в микрокомандах.
Построение графа функционирования. Управляющее устройство яв ляется логическим устройством последовательностного типа. Микро команда, выдаваемая в следующем тактовом периоде, зависит от того, какая микрокоманда выдается в текущем тактовом периоде, или, иначе, от состояния, в котором находится устройство. Для определения состо яний устройства производится разметка схемы алгоритма, представлен ной в микрокомандах по следующему правилу: символом а0 отмечаются начало и конец схемы, затем последовательно символами а1,a2... — входы блоков, следующих за операторными блоками (бло ками, содержащими микрокоманды). В рассматриваемой схеме алго ритма блок 1 является операторным блоком; символом а, отмечается вход следующего за ним блока 2 условного перехода по признаку х2; затем выбирается следующий операторный блок 4 и символом а2 отме чается вход следующего за ним блока 5. Полученные отметки соответствуют состояниям устройства. Итак, рассматриваемое устрой ство имеет три состояния.
Теперь можно приступить к построению графа функционирования устройства. Состояния устройства в графе представляются узлами (изо бражаемыми кружками с записью внутри них обозначений соответству ющих состояний), Дугами, соединяющими узлы, показываются возможные переходы между узлами (на схеме алгоритма эти переходы соответствуют переходам между соответствующими отметками), на
дугах записываются условия (значения признаков, поступающих на входы управляющего устройства с выхода операционного), при кото рых происходит переход, и микрокоманда, которая должна выдаваться устройством; отсутствие признака или микрокоманды обозначено зна ком Граф синтезируемого управляющего устройства приведен на рис..
Кодирование состояний устройства. При кодировании состояний каждому состоянию устройства должна быть поставлена в соответствие некоторая кодовая комбинация. Число разрядов кода выбирается из следующих соображений: если число состояний равно n, то для обеспечения М кодовых комбина ций требуется n-разрядный код, где к— минимальное целое число, при котором выполняется неравенст во М <> 2к.
В рассматриваемом случае М = 3 и к = 2. Таким образом, состояния управляющего устройства отображаются двухразрядными кодовыми комбинациями, задаваемыми состояниями триггеров 1 и 2 (Q, и QJ. Соответствие между состояниями устройства и кодовыми комбинация ми зададим табл..
Структурная схема управляющего устройства. Структурная схема рассматриваемого устройства представлена на рис.. Триггеры 1 и 2 образуют двухразрядный регистр текущего состояния устройства. Ком бинационный узел по состоянию регистра (комбинации значений Q2 и Qx) и значениям поступающих с выхода операционного устройства условий определяет новое состояние, в которое должно перейти управляющее устройство. При этом формируются также сигналы S2, R2, Sx,которые в момент положительного фронта синхросигнала С устанавливают в регистре кодовую комбинацию, соответствующую сле дующему состоянию устройства.
Комбинационный узел формирует также управляющие сигналы ух, под действием которых в операционном устройстве выполня ются микрооперации. Дальнейшие шаги по синтезу управляющего уст ройства сводятся к синтезу его комбинационного узла.
Построение таблицы функционирования комбинационного узла. Таб лица функционирования содержит графы, в которые заносятся данные текущего состояния, значения входных условий, данные следующего состояния, в которое должно перейти устройство, и выходные сигналы комбинационного узла. Функционирование комбинационного узла рассматриваемого управляющего устройства представлено в табл. .
По значению текущего состояния, принимаемому из регистра со стояния, и поступающим из операционного устройства значениям условий перехода j и х2 в таблице определяются следующее состоя ние управляющего устройства, сигналы S2, R2, S, R для установки регистра в соответствующее состояние и управляющие сигналы ух,..., уп.
Заполнение таблицы производится следующим образом. В графе следующего состояния задается состояние ах, по графу на рис. находится дуга, ведущая в узел, соответствующий состоянию а,; найденная дуга выходит из узла я0, следовательно, текущее состо яние а0. Переход из а0 в ах безусловный. Заносим в таблицу кодовые комбинации состояний а0 и ах. При этом выясняется, что переход а0→ах связан с переходом Qx : 0 → 1. Из таблицы переходов RS-триггера определяем, что S = 1. Кроме этого сигнала на выходе комбинационного узла должны формироваться управ ляющие сигналы микрокоманды Yx :у4,у6
Далее в следующую строку табли цы заносятся данные, соответствую щие переходу а, ах. Из графа на рис. выясняется, что переход проис ходит при выполнении условий j = 1 и х2= 1с выдачей сигналов микроко манды Yy Принцип заполнения стро ки аналогичен рассмотренному выше. Каждой из дуг графа в таблице функ ционирования соответствует отдель ная строка. Таким образом заполняется вся таблица.
Запись логических выражений для выходных величин'комбинационного узла. Для каждой строки таблицы функционирования комбинационного узла запишем логическое выра жение в следующей форме: в левой части выражения перечислим пере менные, приведенные в графе выходных величин, в правой части — логическое выражение, представленное через текущее состояние at и значения условий перехода.
Для рассматриваемого комбинационного узла получаем следующие логические выражения:
Затем определяют логическое выражение для каждой выходной ве личины. Для этого записывают равенство, в левой части которого ука зывают выходную величину, в правой части — связанные через операцию дизъюнкции правые части тех из ранее составленных выра жений, в которых представлена данная выходная величина.
Полученные логические выражения приводят (если это необходимо) к минимальной форме.
Построение логической схемы комбинационного узла. По полученным выражениям строится логическая схема комбинационного узла. Входящие в выражения значения ах определяемые комбинацией значений Q2 и a, могут быть получены с помощью дешифратора. Остальная часть схемы строится в соответствии с полученными для выходных величин логическими выражениями. Схема комбинационного узла рассматри ваемого управляющего устройства приведена на рис.
Выполнение программы. Мы рассмотрели синтез управляющего уст ройства для реализации операции умножения. Очевидно, подобные уст ройства могут быть построены для управления выполнением других операций. И если в управляющем устройстве процессора предусмотреть такие устройства включая то или иное устройство можно обеспечить реализацию различных операций на одном и том же оборудовании операционного устройства.
Вид операции, подлежащей исполнению в процессоре, будем пред ставлять командой. С помощью дешифратора код команды можно пре образовать в сигналы, производящие включение устройств, которые управляют выполнением соответствующих операций. При этом возникает возможность записать алгоритм сложной задачи в виде последовательности команд (которая будет соответствовать последовательности таких выполняемых операций, как умножение, деление и др.). Эта последовательность команд образует программу, хранимую в опе ративной памяти. Считывая из оперативной памяти команды и испол няя их в процессоре, можно решить сложную задачу.
Синтез управляющего устройства в форме автомата Мура
Построение графа функционирования. Для определения состояния управляющего устройства в схеме алгоритма в микрокомандах, пред ставленной на рис., выполним разметку, которая для автомата Мура производится по иному прави лу, чем для автомата Мили. Восполь зуемся следующим правилом: симво лом а0 отметим начало и конец схемы алгоритма; символами аъ ... — операторные блоки. Отмеченная таким образом схема алгоритма представлена на рис. Из рисун ка следует, что устройство управлелния, синтезированное в форме автомата Мура, имеет четыре состоя ния: а0,а1,а2, а3
Кодирование состояний устройства. Для кодирования состояний устройства можно использовать двухразрядный код. Выберем пред ставленное в табл. соответствие между состояниями устройства и кодовыми комбинациями.
Построение таблицы функционирования комбинационного узла. В табл. приведена таблица функционирования комбинационного узла устройства управления процессора, соответствующая графу на рис. .
Запись логических выражений для выходных величин комбинацион ного узла. Так же как и при синтезе устройства в форме автомата Мили, записываем логические выражения, соответствующие отдельным стро кам табл.
ЛЕКЦИЯ 9
СИНТЕЗ ПРОЦЕССОРА С ИСПОЛЬЗОВАНИЕМ ПРИНЦИПА ПРОГРАММИРУЕМОЙ ЛОГИКИ. СОСТАВ МИКРОПРОЦЕССОРНОГО УСТРОЙСТВА
1.ПРИНЦИП МИКРОПРОГРАММНОГО УПРАВЛЕНИЯ
Мы рассмотрели выполнение операций процессором в виде последо вательности микрокоманд. Можно предусмотреть другой способ формирования управляющих сигналов, под действием которых в операционном устройстве выполняются микрокоманды.
Управляющие сигналы ух...., уп на выходе управляющего устройства в каждом тактовом периоде имвют уровни лог. О и лог.1. Таким образом, каждой микрокоманде на выходе управляющего устройства соответствует некоторая кодовая комбинация. Такие кодовые комбинации, называемые кодовыми комбинациями микрокоманд (или просто микрокомандами), можно хранить в специально предназначенной для них управляющей памя ти. При этом выполнение операции сводится к выборке из управляющей памяти последовательно микрокоманд микропрограммы й выдаче с их помощью управляющих сигналов уп в операционное устройство.
В управляющей памяти можно хранить много микропрограмм, пред назначенных для выполнения различных операций. По выбранной из оперативной памяти команде в управляющей памяти находится соот ветствующая команде микропрограмма. Далее путем последовательно го считывания микрокоманд найденной микропрограммы и их выполнения в операционном устройстве реализуется предусматривае мая командой операция. Такой способ реализации операций называется микропрограммным, а построенное на этом способе управляющее уст ройство — управляющим устройством с программируемой логикой.
На рис. изображена структурная схема процессора с управля ющим устройством, построенным по принципу программируемой ло гики. Функции блока микропрограммного управления (БМУ) сводятся к определению адреса очередной микрокоманды (МК) в управляющей памяти (УП). Поступающая из оперативной памяти (ОП) команда со держит адрес первой МК той микропрограммы, которая реализует предусматриваемую командой операцию. Так решается задача поиска в УП микропрограммы, соответствующей данной команде. Адреса всех последующих МК определяются в БМУ следующим образом.
В формате МК предусматривается поле адреса, ко торое содержит адрес очередной МК. Считав из УП микрокоман ду, по содержимому ее поля адреса определим адрес следующей МК. Но так можно получить адреса МК при отсутствии в алгорит ме разветвлений, т.е. условных переходов (УсП). Для реализации условных переходов в МК надо предусмотреть поле условных пере ходов, в котором указывается, имеет ли место условный или безус ловный переход и при условном переходе — на значения каких условий следует ориентироваться при определении адреса очеред ной МК.
Пусть поле условных переходов построено следующим образом. Один из разрядов поля указывает вид перехода (например, 0 в этом разряде означает безусловный переход, 1 — условный переход). Кроме того, для каждого условия в поле условных переходов имеется разряд, указывающий участие данного условия в определении адреса. Если условный переход осуществляется по некоторому условию, то адрес очередной МК будем формировать замещением младшего разряда со держимого поля адреса текущей МК значением соответствующего ус ловия (такую операцию называют модификацией адреса). Получается разветвление на два направления. В зависимости от значения условия образуются два различающихся в младшем разряде адреса и очередная МК считывается из одной либо другой ячейки УП. Если модифициро вать два разряда содержимого поля адреса, то можно осуществить раз ветвление на четыре направления.
Поле управляющих сигналов МК используется для подачи управля ющих сигналов в операционное устройство (ОУ).
Таким образом, микрокоманда может быть разбита на две части: одна часть — поле адреса и поле условных переходов — определяет функционирование БМУ при нахождении адреса очередной МК и может быть названа микрокомандой БМУ; другая часть — поле управ ляющих сигналов — определяет функционирование ОУ и может быть названа микрокомандой ОУ.
Сравнение быстродействия управляющих устройств
Как мы убедились, использование принципа программируемой ло гики при построении УУ может привести к увеличению числа тактовых периодов, за которое реализуется программа, и следовательно, к сниже нию быстродействия процессора.
Кроме того, быстродействие может снизиться дополнительно из-за большей длительности тактового периода. На рис. приведена вре менная диаграмма работы процессора с УУ, построенным по принципу программируемой логики. В момент (при положительном фронте синхросигнала С) происходит прием в регистр адреса (РА) БМУ сформироваиного адреса следующей микрокоманды. Далее адрес из РА выдается на шину адреса и по ступает в УП, где происходит чте ние очередной МК. Процесс чтения завершается к моменту времени в момент в ОУ поступает МК ОУ и начинается процесс исполнения МК, кото рый завершается к моменту В момент t4 (при положительном фронте синхросигнала) получен ный в ОУ результат фиксируется в соответствующем регистре. В БМУ в интервале времени t1... t4 под действием МК БМУ Такой последовательный способ чтения и исполнения МК вызывает увеличение тактового периода на время, необходимое для чтения МК из УП, что является дополнительным фактором, снижающим быстродей ствие процессора. Последний недостаток может быть устранен исполь зованием конвейерного способа чтения и исполнения МК. При этом способе осуществляется параллельный принцип чтения и исполнения МК (в процессе исполнения в ОУ i-й МК в УП производится чтение (n + 1)-й МК); в том же тактовом периоде в БМУ формируется адрес (n + 2)-й МК. Для реализации этого способа требуется конвейерный регистр. Временная диаграмма работы процессора с конвей ерным регистром приведена на рис.. В интервале времени t2 из конвейерного регистра выдается n-я МК ОУ, считанная из УП на предыдущем тактовом периоде. В интер вале времени t1,... t2 она исполняется в ОУ. В этом же тактовом интервале производится чтение из УП (n + 1)-й МК по адресу, сформированному в БМУ в предшествующем тактовом периоде. В интервале времени t2...t в БМУ формируется адрес (п + 2)-й МК. При использовании схемы с конвейерным регистром длительность тактового периода может ока заться той же (при соответствующем высоком быстродействии УП), что и в устройстве, построенном по принципу схемной логики. Однако в этом случае дополнительно увеличивается число тактовых периодов, во время которых исполняется алгоритм.
Структура микропроцессорной системы для управления современным технологическим оборудованием
Рассмотрим структурную схему микропроцессорной системы (МПС), приведенную на рис.. Функционирование МПС сводится к следующей последовательности действий: получение данных от различ ных периферийных устройств (с клавиатуры терминала, от дисплеев, из каналов связи, от различного типа внешних запоминающих устройств), обработка данных и выдача результатов обработки на периферийные устройства (ПУ). При этом данные от ПУ, подлежащие обработке, могут поступать и в процессе их обработки.
Для выполнения этих действий в МПС кроме микропроцессора предусматриваются следующие устройства:
оперативная память (ОП), предназначенная для хранения и выдачи по запросам команд программ, определяющих работу микропроцессо- pa, различных данных (исходных данных, промежуточных и конечны результатов обработки данных в микропроцессоре);
контроллеры — устройства, обеспечивающие обмен данными раз. личных ПУ с микропроцессором и ОП.
Микропроцессор выдает на шину адреса номер (адрес) ячейки ОП в которой хранится очередная команда, и из шины управления в ОП поступают сигналы, обеспечивающие считывание содержимого указы ваемой шиной адреса ячейки памяти. Оперативная память выдает за прошенную команду на шину данных, откуда она принимается в микропроцессор. Здесь команда расшифровывается. Если данные, дей ствия над которыми предусматривает команда, находятся в регистрах микропроцессора, то микропроцессор приступает к выполнению ука занной в команде операции. Если при расшифровке команды выяснит ся, что участвующие в операции данные находятся в ОП, то микропроцессор выставляет на шину адреса адрес ячейки, хранящей эти данные; после выдачи данных из ОП микропроцессор принимает их через Шину данных, затем выполняется операция над данными. После завершения текущей команды на шину адреса выдается адрес следую щей команды, и описанный процесс повторяется.
Обмен данными с ПУ может осуществляться следующим образом. Группа ПУ подключается к шине данных МПС через контроллер обмена (устройства сопряжения), управляющий процессом обмена данными. До начала непосредственного обмена данными с ПУ. микропроцессор через шину данных должен выдать в контроллер информацию о режи мах, используемых при передаче, направлениях передачи данных (от микропроцессора к ПУ либо, наоборот, от ПУ к микропроцессору), используемых в дальнейшем при обмене данными с каждым из подклю ченных к контроллеру ПУ. Затем в момент, когда потребуется, напри мер, передать в ОП выдаваемые из ПУ данные, микропроцессор, выполняя команду ввода, подает на контроллер соответствующие уп равляющие сигналы; данные из ПУ принимаются в регистр контролле ра, откуда они затем контроллером выдаются на шину данных. Далее эти данные с шины данных принимаются в микропроцессор, после чего в процессе выполнения соответствующей команды они передаются в ОП.
Аналогично происходит обмен данными в обратном направлении — от ОД к ПУ. По соответствующей команде программы осуществляется прием из ОП в микропроцессор данных, подлежащих передаче, после чего по одной из следующих команд эти данные выдаются на шину данных и через контроллер обмена передаются на УП.
Описанный обмен предполагает, что моменты обмена данными из вестны заранее уже на этапе программирования, и в программе предус матриваются в определенных местах соответствующие команды, обеспечиваюшие обмен. Моменты обмена могут определяться и самим устройством. Можно предусмотреть в программе соответствующие команды обмена. В этих случаях ПУ, подавая в микропроцессор определенные сигнала и переводит его в состояние так называемого прерывания. В этом состоянии микропроцессор прекращает выполнение основной програм мы и переходит к исполнению команд другой хранящейся в ОП про граммы (прерывающей программы), обеспечивающей обмен данными, требуемый периферийным устройством. После окончания такой преры вающей программы микропроцессор возвращается к выполнению ос новной программы.
Описанные способы обеспечивают низкую скорость обмена, и при менять их целесообразно при обмене данными с низкоскоростными ПУ. При работе с высокоскоростными ПУ (такими, как запоминающие устройства на дисках и др.) используетоя так называемый режим прямо го доступа к памяти (ПДП). В этом режиме микропроцессор отключа ется от шин адреса и данных, предоставляя их в распоряжение ПУ для непосредственного обмена данными с ОП (без участия микропроцессо ра). Обмен при этом организуется специальным контроллером ПДП.
В режиме ПДП ПУ обменивается с ОП не одиночными данными, а большими блоками данных. В контроллер ПДП микропроцессор пред варительно помещает информацию, необходимую для управления об меном (адрес ячейки ОП, куда помещается или откуда считывается первое подлежащее обмену слово, количество слов в блоке и др.). В процессе обмена контроллер ПДП выдает на шину адреса адрес ячейки ОП, после окончания передачи слова между ОП и ПУ через шину данных контроллер ПДП увеличивает на единицу значение адреса, вы даваемого на шину адреса. После завершения передачи заданного коли чества слов контроллер ПДП прекращает обмен, информируя об этом микропроцессор. Последний восстанавливает связь с шинами адреса и данных и продолжает выполнение программы.
Построение микропроцессоров с использованием различных микропроцессорных комплектов
Все элементы микропроцессоров с программируемой логикой — операционное устройство (ОУ), управляющая память (УП) и блок мик ропрограммного управления (БМУ) — могут размещаться на одном кристалле, т.е. весь микропроцессор может быть выполнен в виде одной микросхемы. Так реализованы микропроцессоры в отечественных сери ях микропроцессорных комплектов КР580 и КР1810. Управляющая па мять микропроцессоров такого типа хранит набор микропрограмм, записанный в нее уже на этапе изготовления микросхемы на заводе. Каждая микропрограмма представляет собой последовательность мик рокоманд, обеспечивающую выполнение некоторой несложной опера ции. При поступлении в микропроцессор команды из ОП в УП находится соответствующая команде микропрограмма и путем последовательного считывания ее микрокоманд осуществляется прием из ОП операндов, выполнение над ними некоторых простейших действий и вызов из ОП очередной команды. В микропроцессоре серии КР580 такие микропро граммы содержат от 4 до 17 микрокоманд. Применение микропроцес сора, выполненного на одной микросхеме, естественно, упрощает построение микропроцессорной системы, сокращая число используе мых в ней элементов. Кроме того, упрощается процесс программирова ния, так как от программиста не требуется записывать выполняемые в каждом такте микрокоманды. Составляя программу, он оперирует ко мандами, т.е. хранящимися в микропроцессоре группами микрокоманд, которые соответствуют командам.
Однако такое облегчение программирования сопровождается суще ственным снижением скорости решения задачи. Это связано со следую щим. Система команд, которой снабжается микропроцессор при его заводском изготовлении, универсальна в том смысле, что она позволяет программировать решение любой задачи. Но при решении конкретной задачи такая фиксированная система команд может оказаться неэффек тивной: пользование ею потребует большого числа команд, на выпол нение которых микропроцессор будет затрачивать много времени. Программа оказывается более эффективной (требуюшей меньшей ем кости памяти для ее хранения и меньшего времени для исполнения), если для ее построения используется специально подобранная для данной конкретной задачи система команд. Такой прием с введением новых составленных программистом команд (т.е. модификация системы ко манд) оказывается невозможным в микропроцессорах, реализованных в виде одной микросхемы.
В тех случаях, когда требуется обеспечивать высокую скорость реше ния задачи, у разработчика микропроцессорного устройства возникает желание самому разработать систему команд, наилучшим образом при способленную к решению конкретной задачи. При этом он должен знать, что ему придется преодолеть ряд трудностей, связанных с необ ходимостью определения состава команд и построения для каждой команды соответствующей микропрограммы, если программирование ведется на языке микрокоманд. Составленные таким образом микро программы затем записываются в постоянное запоминающее устройст во управляющей памяти.
Рассмотрим, к каким изменениям в структуре микропроцессора при водит обеспечение указанной выше возможности программирования на языке микрокоманд. совмещением в общей микросхеме всех элементов микропроцессора (ОУ, БМУ, УП) эта задача решается обычно путем мультиплексирова ния шин. Например, в микропроцессоре серии КР580 для 8-разрядных выходов и входов используются общие выводы, которые переключают ся в зависимости от направления передачи данных либо на ввод, либо на вывод данных; в микропроцессоре серии KPI8I0, оперирующем 16- разрядными данными и 20-разрядными адресами ОП, кроме объедине ния входов и выходов данных предусматривается использование этих выводов и для части разрядов адресной информации (при этом, очевид но, необходимо предусмотреть выдачу адреса и выдачу или прием дан ных в различные временные интервалы). Для того чтобы разработчик микропроцессорного устройства имел возможность программировать на языке микрокоманд, он должен иметь доступ к УП для записи в нее составленных микропрограмм. Такой доступ можно обеспечить, если УП вынести из микросхемы про цессора, как показано на рис..
Из сравнения схем на рис. и видно, что вариант на рис. потребует в микросхеме, содержащей ОУ и БМУ, предусмотреть существенно большее число выводов, чем в микросхеме на рис.. Это связано с необходимостью иметь в варианте на рис. выходы для передачи в УП адреса и входы для приема микрокоманды из УП. В результате такое построение практически окажется нереализуемым из- за чрезмерно большого числа выводов, которые пришлось бы предус мотреть в микросхеме. В этом случае для сокращения числа выводов следует ОУ и БМУ выполнять не в общей микросхеме, а разнести в разные микросхемы, как показано на рис. Так как обеспечение высокого быстродействия требует отказа от мультиплексирования шин, то и в данном варианте число выводов в микросхеме ОУ окажется недопустимо большим. Число выводов можно сократить, если постро ить микросхему ОУ на небольшое число разрядов обрабатываемых данных (2-, 4-, 8-разрядных данных) и обеспечить возможность наращи вать разрядность ОУ путем объединения соответствующего числа мик росхем, как показано на рис.
Состав микропроцессорного комплекта
Микропроцессорный комплект (МПК) серии КР580 содержит набор БИС для построения микропроцессорных систем относительно невысо кого быстродействия, работающих с тактовой частотой до 2,5 МГц. В основном на МПК данной серии строятся микропроцессорные системы, решающие задачи, связанные с управлением разнообразными техноло гическими процессами.
Комплект имеет следующие особенности. В нем предусмотрена БИС центрального процессора, содержащая в одной микросхеме операционное и
управляющее устройства. Это существенно упрощает построение микро процессорной системы. Кроме того, для облегчения программирования при управлении микросхемами МПК применяется фиксированный набор команд. Однако использование такого фиксированного набора команд снижает быстродействие микропроцессорной системы. Это связано с тем, что предлагаемый пользователю стандартный набор команд может ока заться плохо приспособленным для решения конкретной задачи.
Ряд микросхем, входящих в состав МПК серии КР580, выполнены по МОП-технологии, другие — по технологии TTJIIII. Независимо от технологии входные и выходные сигналы соответствуют уровням ло гических схем TTJI-технологии. Это упрощает согласование микрос хем серии КР580 с микросхемами TTJI-технологии любых серий. Следовательно, не возникает трудностей, если при построении микро процессорной системы используются микросхемы ТТЛ-технологии, не входящие в МПК данной серии.
Все микросхемы МПК серии КР580 предназначены для работы в Диапазоне температур -10...+70 °С. Микросхема центрального процес сора КР580ВМ80А требует трех источников напряжения питания: + 12 В ±5 %, +5 В ±5 %, -5 В ±5 %; микросхема генератора тактовых импульсов КР580ГФ24 — двух источников: +12 В ±5 %, +5 В ±5 %: все остальные микросхемы — одного источника +5 В ±5 %. В табл. 5.1 приведен состав МПК серии КР580.
|
Тип микрос хемы |
Наименование микросхемы |
Выполняемая функция^ |
|
КР580ВМ80А |
8-разрядный параллельный центральный процессор |
Центральный процессор с ~ фиксированной системой команд для обработки параллельной 8- разрядной информации |
|
КР580ВВ51А |
Программируемый последовательный интерфейс |
Универсальное синхронно- ~ асинхронное приемно-передающее устройство последовательной связи |
|
КР580ВИ53 |
Программируемый таймер |
Формирует программно- управляемые временные задержки для синхронизации управляемых объектов в реальном масштабе времени |
|
КР580ВВ55А |
Программируемый параллельный интерфейс |
Программируемый ввод-вывод параллельной информации различного формата |
|
КР580ВТ57 |
Программируемый контроллер прямого доступа к памяти |
Высокоскоростной обмен информацией между памятью МПС и периферийными устройствами |
|
КР580ВН59 |
Программируемый контроллер прерываний |
Обслуживает до восьми запросов на прерывания от внешних устройств |
|
КР580ГФ24 |
Генератор тактовых импульсов |
Формирует две последовательности тактовых импульсов, необходимые для работы центрального процессора |
|
КР580ВК28 КР580ВК38 |
Системный контроллер |
Формирует сигналы, предназначенные для управления различными устройствами, входящими в МПС |
|
КР580ВА86 КР580ВА87 |
Шинный формирователь |
Двунаправленный 8-разрядный шинный формирователь с высокой нагрузочной способностью и тремя состояниями |
|
КР580ИР82 КР580ИР83 |
Буферный регистр |
8-разрядный буферный регистр с тремя состояниями |
|
КР580ВГ75 |
Программируемый интерфейс электронно лучевой трубки |
Контроллер вывода информации из памяти МПС на экран электронно лучевой трубки |
|
КР580ВВ79 |
Программируемый интерфейс клавиа туры и дисплея |
Контроллер ввода-вывода для клавиатуры и дисплея |
|
ТСР580ВК91А |
Интерфейс микропроцессор — канал общего пользования |
Устройство сопряжения микропроцессора с информационно- измерительной системой |
|
ТСР580ВА93 |
Приемопередат чик микропроцес сор— канал обще го пользования |
Программируемый приемо передатчик |
Микропроцессор КР580ВМ80А
Структурная схема
На рис. приведена структурная схема БИС КР580ВМ80А. Кратко опишем ее узлы.
Регистры данных. Для хранения участвующих в операциях данных предусмотрено семь 8-разрядных регистров. Регистр А, называемый аккумулятором, предназначен для обмена информацией с внешними устройствами (т.е. содержимое этого регистра может быть выдано либо на вход микропроцессора, либо со входа микропроцессора в него может быть принято от внешнего устройства число), при выполнении арифме тических, логических операций и операций сдвига он служит источни ком операнда (числа, участвующие в операции), в него помещается результат выполненной операции.
Шесть других регистров, обозначенных В, С, D, Е, Н, L, образуют блок регистров общего назначения (РОН) (название связано с тем, что в этих регистрах могут храниться как данные, так и адреса). Эти регистры могут использоваться как одиночные 8-разрядные регистры. Если необ ходимо хранить 16-разрядные двоичные числа, регистры объединяются в пары ВС, DE, HL.
Указатель стека. Регистр SP (16-разрядный) служит для адресации особого вида памяти, называемой стеком (организация стека будет рассмотрена ниже).
Счетчик команд. Регистр PC (16-разрядный) предназначен для хра нения адреса команды; после выборки из оперативной памяти текущей команды содержимое счетчика увеличивается на единицу, и таким об разом формируется адрес очередной команды (при отсутствии безуслов ных и условных переходов).
При обращении к памяти в качестве адреса может использоваться и содержимое пары регистров блока РОН.
При выдаче адреса содержимое соответствующего регистра переда ется в 16-разрядный регистр адреса РА, из которого далее через буферы адреса адрес поступает на 16-разрядную шину адреса. С этой шины
может быть принят в оперативную память. Число кодовых ком бинаций 16-разрядного адреса равно 216, каждая из этих кодовых ком бинаций может определять адрес (номер) одной из ячеек оперативной памяти. Таким образом обеспечивается возможность обращения к па мяти, содержащей до 216 = 26 • 210 = 64 К 8-разрядных слов (байтов).
Арифметико-логическое устройство. В 8-разрядном АЛУ предусмот рена возможность выполнения четырех арифметических операций (сло жение с' передачей переноса в младший разряд и без учета этого переноса, вычитание с передачей заема в младший разряд и без него), четырех видов логических операций (конъюнкции, дизъюнкции, нерав нозначности, сравнения), а также четырех видов циклического сдвига. При реализации арифметических и логических операций одним из опе рандов служит содержимое аккумулятора, результат операции помеща ется в аккумулятор. Циклический сдвиг выполняется только над содержимым аккумулятора.
Предусмотрена возможность выполнения арифметических операций над десятичными числами, представленными в коде 8421. При хранении десятичного числа разряды регистра делятся на две группы по четыре разряда, и в каждой группе разрядов хранится одна десятичная цифра, представленная в коде 8421. Таким образом, в регистре можно хранить 2-разрядное десятичное число.
Регистр признаков (РП). Этот 5-разрядный регистр предназначен для хранения определенных признаков, выявляемых в числе, которое пред ставляет собой результат выполнения некоторых операций. Пять триг геров этого регистра имеют следующее назначение:
триггер переноса Тс при выполнении арифметических операций уста навливается в состояние, соответствующее переносу из старшего разряда числа, при выполнении операции сдвига — в состояние, соответствующее содержимому выдвигаемого из аккумулятора разряда;
триггер нуля Tz устанавливается в состояние 1, если результат опера ции АЛУ или операции приращения содержимого регистра равен нулю;
триггер знака Ts устанавливается в состояние, соответствующее зна чению старшего разряда результата операции АЛУ или операции при ращения содержимого регистра;
триггер четности Тр устанавливается в состояние 1, если число единиц в разрядах результата четное;
триггер дополнительного переноса Tv хранит возникающий при вы полнении операции перенос из 4-го разряда.
Блок управления. Состоит из регистра команд, куда принимается первый байт команды, и устройства управления, формирующего управ ляющие сигналы, под действием которых выполняются микрооперации в отдельных узлах. Управляющее устройство содержит выполненную на программируемой логической матрице управляющую память, в кото рой хранятся микропрограммы отдельных операций. Пользователь не может изменить содержимого управляющей памяти, а значит, и состава команд.
Буферы. Буферы данных и буферы адреса обеспечивают связь цент рального процессора с внешними шинами данных и адреса. Особенность буферов состоит в том в каждом разряде они используют логические элементы с тремя состояниями. в них кроме состояния 0 и 1 предусмотрено еще третье состоя-ние, в котором они имеют практически отключенными от соответствующих шин. Такие буферы позволяют процессору отключаться от внешних шин (шин данных и адреса), предоставляя их в распоряжение внешних устройств, а также использовать одну и ту же шину данных как для приема данных (т.е. в качестве входной шины), так и для выдачи данных (т.е. в качестве выходной шины), что сокращает число выводов микросхемы.
На рис. показан принцип двунаправленного обмена данными между внутренней и внешней шинами данных. Если осуществляется прием данных (передача данных с внешней шины данных на внутрен нюю шину данных), отключаются, переходя в третье состояние, выход ные логические элементы; при выдаче данных (передаче с внутренней шины на внешнюю шину) отключаются входные логические элементы.
Формат данных и команд
Данные (обрабатываемая информация и результаты обработки) хра нятся в оперативной памяти и в процессоре в виде 8-разрядных двоич ных чисел . Таким образом, слово имеет следующий формат:
для команд используются одно-, двух- и трехбайтовые форматы. Большинство команд является однобайтовыми.
Однобайтовый формат: операнд или номер (адрес) устройства ввода-вывода
В первом байте двухбайтовой команды указывается вид выполняе мой операции, во втором байте приводится число, являющееся операн дом при выполнении операции, либо адрес устройства ввода или вывода при обмене данными с периферийными устройствами
Трехбайтовый формат команды: байты трехбайтовой команды имеют следующее назначение: в пер вом указывается вид выполняемой операции, следующие два байта ис пользуются для указания двухбайтового адреса команды (при выполнении безусловных и условных переходов, обращении к подпро граммам), или адреса ячейки оперативной памяти, содержимое которой является операндом, или двухбайтового операнда. Во всех случаях байт В2 является младшим, байт В3 — старшим.
Способы адресации
Для выполнения какой-либо операции в команде должно содер жаться указание вида операции, а также откуда берутся участвующие в операции числа и куда помещается результат выполненной опера ции (т.е. указание об источниках и приемнике операндов). Под спо собами адресации понимают способы указания источников и приемников операндов. Опишем способы адресации, которые ис пользуются в микропроцессоре.
Прямая адресация. При этом способе адресом операнда является ука занный в команде (в байте кода операции) адрес регистра микропроцес сора (см. рис.). Адреса регистров приведены в следующей таблице:
Под М понимается ячейка оператив ной памяти, адресом которой служит со держимое пары регистров HL.
Покажем некоторые примеры ко манд с прямой адресацией, взятых из приведенной в табл. системы команд микропроцессора. Здесь под мнемони кой команды понимают ее сокращенное обозначение, облегчающее запомина ние команды.
Непосредственная адресация. При этом способе адресации операнды (один или два) задаются непосредственно в команде вслед за байтом кода операции во втором байте либо во втором и третьем байтах.
Команда с мнемоникой ADI предусматривает суммирование содер жимого аккумулятора с числом, приведенным во втором байте команды (в примере это число равно 4С(6).
Команда MVI производит пересылку числа, приведенного во вто ром байте команды (в примере это число равно 4Е(6), в регистр D, адрес которого (010) указан в разрядах первого байта команды.
Команда LXI производит пересылку чисел, приведенных во втором и третьем байтах (в примере — чисел 65(6 и А5 соответственно в младший и старший регистры пары регистров DE. В разрядах D5D4D3 первого байта пара регистров указана адресом (010) одного из реги стров этой пары.
Косвенная адресация. При этом способе адресации в команде отме чается пара регистров блока РОН (путем указания адреса одного из регистров этой пары), содержимое которой служит адресом, по кото рому в оперативной памяти находится операнд.
Примеры команд с косвенной адресацией.
LDAX В 00 001 010 А ←[(ВС)]
STAX В 00 000 010 [(ВС)]←(А)
Здесь запись [(ВС)] означает ячейку памяти, адресом которой служит содержимое пары регистров ВС.
По команде LDAX В аккумулятор загружается содержимым ячейки оперативной памяти, адресом которой служит содержимое пары реги стров ВС (для указания именно этой пары регистров в разрядах D5D4D3 команды приведен адрес 001 регистра С).
По команде STAX В содержимое аккумулятора запоминается в ячейке, адресом которой служит содержимое пары регистров ВС (для указания пары регистров в разрядах D5D4D$ команды приведен адрес ООО регистра В)
Принцип работы микропроцессора
На рис. показана структурная схема микропроцессорной системы на МПК КР580. Генератор тактовых импульсов (ГТИ) формирует две импульсные последовательности Фх и Фь необходимые для тактирова ния работы микропроцессора (рис. ). Импульсы двух последователь ностей не должны перекрываться во времени и должны иметь амплитуду 12 В. ПЗУ может быть использовано для хранения программы, ОЗУ — для хранения данных.
Общий принцип функционирования микропроцессорной системы заключается в следующем. Из микропроцессора на шину адреса выда ется адрес очередной команды. Считанная по этому адресу из памяти (например, из ПЗУ) команда поступает на шину данных и принимается в микропроцессор, где она исполняется. В счетчике команд микропро цессора формируется адрес следующей команды. После исполнения данной команды на шину адреса поступает адрес следующей команды и т.д. При исполнении команды могут потребоваться дополнительные обращения к памяти для вызова в микропроцессор дополнительных байтов команды (в случае двух-, трех- байтовых команд), операндов или для записи в память числа, выдаваемого из микропроцессора. Рассмотрим подробнее процесс выполнения команды. Этот процесс разбивается на циклы, обозначаемые Ц1, Ц2, Ц3, Ц4, Ц5. В каждом цикле производится одно обращение микропроцессора к памяти или к устройству ввода или вывода (УВВ) (исключение составляет лишь вы полнение команды DAD). В зависимости от типа команда может быть выполнена за один цикл (Ц), либо за два цикла (Ц1, Ц2), либо за три цикла и т.д. Самые длинные по времени исполнения команды выполняются в пять циклов.
Каждый цикл включает несколько тактов, обозначаемых Т1, Т2, Т3, Т4, Т5. Циклы могут содержать три, четыре такта, либо пять тактов. Первые три такта во всех циклах используются для организации обмена с памятью и УВВ, такты Т4 и Т5 (если они присутствуют в цикле) — для выполнения внутренних операций в микропроцессоре. На рис. показана временная диаграмма цикла из пяти тактов.
Отсчет тактов производится от положительных фронтов импульсов Ф. Рассмотрим цикл М. В такте Т содержимое счетчика команд выдается на шину адреса, адрес принимается памятью, где начинается процесс чтения байта команды из указанной ячейки. В такте Т2 прове ряется наличие сигнала (уровня лог. 1) на входе Готовность (см. рис.). Этот сигнал подается на вход микропроцессора через интервал времени, достаточный для завершения процесса чтения из памяти. Если на входе Готовность сигнал отсутствует (действует уровень лог.О), то микропро цессор устанавливается в режим ожидания, в котором каждый следую щий такт рассматривается как такт Т2 до тех пор, пока не появится сигнал на входе Готовность. С приходом этого сигнала микропроцес сор выходит из режима ожидания, переходя в такт Т4. В этом такте выданный из памяти байт команды с шины данных принимается в микропроцессор, где он помещается в регистр команд. В такте Т4 ана лизируется принятый байт команды и выясняется, нужны ли дополни тельные обращения в оперативную память. Если такиз обращения не требуются (команда однобайтовая и операнды находятся в регистрах микропроцессора), то в этом же такте либо с использованием дополни тельно такта Т5 выполняется предусматриваемая командой операция. Если необходимы дополнительные обращения в оперативную па мять, то после такта Т4 цикл завершается и происходит переход к циклу М2. Пусть, например, команда однобайтовая, но в операции должен участвовать операнд, хранящийся в оперативной памяти. Тогда в цикле М2 происходят следующие процессы: в такте Т выдается адрес ячейки памяти, в такте Т2 проверяется наличие сигнала на входе Готов ность (сигнала о том, что прошел интервал времени, достаточный для чтения из памяти). С появлением этого сигнала происходит переход к такту Тз, в котором выданное из памяти число с шины данных прини мается в микропроцессор, и в этом же такте выполняется операция, предусматриваемая командой. При исполнении большинства команд в случаях, когда происходят дополнительные обращения к памяти, первый цикл Ц1 содержит четыре такта, в каждом следующем цикле содержится три такта и происходит одно дополнительное обращение к памяти.
Информация о состоянии микропроцессора
В каждом цикле в интервале времени от момента положительного фронта импульса последовательности Ф1 в такте Гх до момента поло жительного фронта импульса Ф2 в такте Т2 микропроцессор выдает на выход Синхронизация (рис. ) уровень лог.1 и на шину данных — информацию о состоянии. Микропроцессор (см. рис. ) формирует строб состоя ния, которым осуществляется прием информации о состоянии микро процессора с шины данных в регистр состояния (временное положение строба состояния показано на рис.). В табл. показаны назначения сигналов в разрядах кода состояния микропроцессора. В табл. при ведено соответствие этих сигналов отдельным видам циклов.
|
Разряд |
Назначение сигнала в разряде |
|
кода со |
|
|
стояния |
|
|
Do |
Подтверждение прерывания: используется для стробирования команды RST в микропроцессор из устройства, запрашивающего прерывание |
|
D\ |
Запись-вывод: уровень лог.О свидетельствует о том, что в данном цикле будет происходить запись (выдача информации из микропроцессора в оперативную память) или вывод (передача информации из микропроцессора в УВВ); уровень лог. 1 означает, что происходит чтение (прием информации из оперативной памяти) или ввод, (прием из УВВ) |
|
Di |
На адресной шине установлено содержимое указателя стека |
|
D3 |
Подтверждение останова: микропроцессор в состоянии останова |
|
Da |
На адресной шине установлен номер внешнего устройства и осуществляется вывод содержимого аккумулятора на устройство вывода |
|
Ds |
Микропроцессор принимает первый байт команды |
|
Db |
На адресной шине установлен номер устройства ввода и осуществляется ввод информации из устройства ввода в аккумулятор микропроцессора |
|
Di |
В данном цикле производится чтение из памяти в микропроцессор |
Система команд микропроцессора
Система команд микропроцессора приведена в табл.. Команды разбиты на семь групп. Группа может содержать несколько видов операций. Каждый вид операций харакизуется некоторой структурой кодовых комбинаций команд, где вместо А, должен быть подставлен адрес регистра и вместо К — 3-разрядная кодовая комбинация, определяющая конкретный тип команды.
В таблице указано число байтов, содержащихся в команде, число циклов и тактов, в которые выполняется команда (в знаменателе указано число циклов и тактов в случаях, когда в качестве адреса регистра указана комбинация 110 и требуется дополнительное обращение в оперативную память для выборки операнда, адресом которого служит содер жимое пары регистров HL).
Для каждого типа команды показано, как формируются признаки в пяти триггерах регистра признаков. Принята следующая система обозначений: + означает, что признак в данном триггере формируется;
- означает, что соответствующий признак при выполнении данной команды не фор мируется и в триггере сохраняется значение признака, сформированное при выполнении предыдущих команд;
0 - означает установку триггера в состояние 0;
1 - значает установку триггера в состояние 1.
Отметим следующие особенности формирования признаков: команды пересылки и переходов не изменяют состояния триггеров признаков; команды увеличения или уменьшения содержимого одиночного регистра используют все признаки, за исключением признака переноса С;
команды увеличения или уменьшения содержимого пар регистров не изменяют состо яния триггеров признаков;
команды арифметических операций используют все признаки;
при выполнении логических операций триггеры переносов Тс н Tv сбрасываются в состояние 0;
команды сложения содержимого пар регистров используют только признак переноса С.
Стек
Стек — память с определенной (упрощенной) формой адресации. В микропроцессорной системе на МПК КР580 стек организуется следую щим образом. В ОЗУ команды размещаются в ячейках с младшими, последовательно нарастающими адресами. Стек использует ячейки со старшими адресами, и по мере заполнения стека занимаются ячейки с адресами, последовательно убывающими (рис. ). Особенность ор ганизации стека состоит в следующем. Указатель стека SP содержит так называемый адрес входа в стек\ при чтении из стека производится выборка содержимого ячейки по адресу входа в стек (адресу, храняще муся в SP); при записи в стек вводимое в стек число помещается в ячейку с адресом, на единицу меньшим содержимого SP; одновременно с запи сью и чтением изменяется содержимое SP: при записи уменьшается, а при чтении увеличивается на единицу.
Обмен со стеком производится двухбайтовыми словами, занимаю щими две ячейки памяти. Пусть указатель стека хранит адрес А. При вводе нового слова его байты должны быть помещены в пару соседних со входом в стек ячеек, имеющих адреса А - 1 и А - 2. Таким образом, ввод в стек сводится к следующей последовательности действий: содер жимое SP уменьшается на единицу и по образующемуся адресу помеща ется старший байт вводимого двухбайтового слова; затем содержимое SP вновь уменьшается на единицу и по образующемуся адресу помеща ется младший байт вводимого слова (рис. 5.6.6). Мы видим, что SP каждый раз указывает адрес ячейки, являющейся входом в стек.
Вывод данных из стека производится также двухбайтовыми словами. При этом каждый раз доступна для чтения лишь ячейка, адрес которой содержится в SP. Если указатель стека хранит адрес А, то байты выво димого из стека слова выбираются из ячеек памяти, имеющих адреса А и А + 1. Таким образом, выбор слова из стека сводится к такой после довательности действий: чтение младшего байта выводимого слова из ячейки, адресом которой служит содержимое SP, и увеличение содер жимого SP на единицу; затем чтение старшего байта выводимого слова по адресу, хранящемуся в SP, и увеличение содержимого SP на единицу (рис. ).
О таком принципе функционирования, когда читается последняя помещенная в память информация, говорят как о принципе "последним вошел — первым вышел". Как видим, при записи и чтении производится обращение в ячейку, адрес которой связан с содержимым SP. Это упро щает адресацию памяти, но исключает возможность обращения в про извольную ячейку памяти.
Рассмотрим некоторые команды операций со стеком. Запуск микропроцессора осуществляется следующим образом. После подачи на соответствующие входы микропроцессора питаю щих напряжений и тактовых импульсов последовательностей Фх и Ф2 подается сигнал уровня лог.1 на вход Сброс. Этим сигналом сбрасыва ются в состояние лог.О счетчик команд PC, регистр команд, размещен ные в управляющем устройстве триггеры разрешения прерывания, подтверждения захвата и ожидания. После окончания действия сигна ла Сброс (при переходе сигнала от уровня лог.1 к уровню лог.О) микро процессор начинает работать с такта Тх цикла Мх и выдает на шину адреса нулевое значение адреса. Содержимое регистров блока РОН, аккумулятора, регистра признаков меняется только в процессе выпол нения команд.
Состояние захвата
Состояние захвата характеризуется тем, что микропроцессор, закан чивая выполнение текущего цикла команды, переводит буферы шины данных и буферы шины адреса в третье состояние. При этом микропро цессор отключается от внешних шин, предоставляя их в распоряжение некоторого внешнего устройства, и останавливает работу.
Переход в состояние захвата происходит следующим образом. От внешнего устройства поступает сигнал уровня лог.1 на вход Запрос захвата. Этот сигнал при отрицательном фронте импульса Ф2 такта Т2 принимается в триггер захвата управляющего устройства. Управляю щее устройство заканчивает выполнение текущего цикла, переходит в состояние захвата и подтверждает это выдачей сигнала на выходе Под тверждение захвата. Сигнал на выходе Подтверждение захвата выда ется при положительном фронте импульса Ф, в такте Г3, если текущий цикл не является циклом записи; в противном случае этот сигнал выда ется при положительном фронте импульса Ф, такта, следующего за тактом Тъ.
После окончания действия сигнала Захват (при переходе от уровня лог. 1 к уровню лог.О) микропроцессор начинает выполнение следующего цикла с места, где было приостановлено исполнение программы.
Состояние прерывания
В микропроцессоре предусмотрена возможность по запросам внеш них устройств прерывать выполнение текущей программы и переходить на выполнение новой программы, так называемой прерывающей про граммы (или программы обслуживания прерывания). После окончания выполнения прерывающей программы микропроцессор возвращается к выполнению основной программы с команды, на которой произошло прерывание.
Если на некотором участке программы допускается ее прерывание, то при составлении программы в начале этого участка предусматрива ется команда EI, по которой триггер разрешения прерывания в управ ляющем устройстве микропроцессора устанавливается в состояние лог. У, а в конце участка — команда DI, при выполнении которой триггер сбрасывается в состояние лог.О. Состояние триггера выдается на выход Разрешение прерывания.
Процесс прерывания связан со следующими действиями. От внешне го устройства поступает сигнал уровня лог. 1 на вход Запрос прерывания. Если прерывание разрешено (т.е. на выходе Разрешение прерывания имеется уровень лаг. У), то после окончания выполнения текущей коман ды триггер разрешения прерывания сбрасывается в состояние лог.О, а в информации о состоянии микропроцессора, выдаваемом на шину дан ных, появляются сигналы Подтверждение прерывания (в разряде Z)0), Ввод (в разряде Z),) и сигнал о том, что в данном цикле производится прием первого байта команды (в разряде Dj). Сигнал Подтверждение прерывания используется в качестве строба для выдачи внешним устрой ством на шину данных команды RST (команды рестарт) При выполнении команды RST содержимое счетчика команд PC запоминается в стеке, а в PC записывается адрес первой команды пре рывающей программы. Этот адрес задается следующим образом. Ко манда RST имеет структуру 11 AAA 111, и в счетчик команд заносится значение 00 ООО ООО 00 AAA ООО, которое и служит адресом первой команды прерывающей программы. Задавая определенную трехразряд ную комбинацию AAA, внешнее устройство может задать адрес первой команды одной из восьми прерывающих программ.
После окончания выполнения прерывающей программы возврат в основную программу происходит следующим образом. Прерывающая программа заканчивается командой RET (возврат из подпрограммы). В процессе выполнения этой команды адрес команды основной програм мы, перед которой произошло прерывание, выбирается из стека и пере дается в регистр адреса, а увеличенное на единицу значение заносится в счетчик команд.
Состояние останова
В системе команд микропроцессора имеется команда HLT (останов), которая вызывает прекращение выполнения программы и переход в состояние останова. Это состояние характеризуется тем, что буферы шины адреса и шины данных переходят в третье состояние, микропро цессор отключается от внешних шин и на выходе Ожидание устанавли вается уровень лог.1.
Состояние останова может быть прервано сигналами запуска микро процессора либо перевода его в состояние прерывания
Ранее было показано, что в процессоре, в котором используется специализированное операционное устройство и управляющее устрой ство, построенное на принципе схемной логики, требовалось два такта для однократного прохождения цикла алгоритма. Следовательно, реа лизация рассматриваемой операции умножения в микропроцессоре по требовала в 49/2 = 24,5 раза большего числа тактов.'Такой проигрыш в быстродействии при использовании микропроцессора КР580ВМ80А может оказаться еще большим, если учесть, что в случае применения в микропроцессорной системе оперативной памяти с низким быстродей ствием в цикле работы микропроцессора появятся "пустые'* такты Тг, связанные с ожиданием появления сигнала на входе Готовность.
ЛЕКЦИЯ 10
ИНТЕРФЕЙСЫ ВВОДА – ВЫВОДА. ПРОГРАММИРОВАНИЕ МИКРОПРОЦЕССОРА НА ЯЗЫКЕ АССЕМБЛЕРА
Языки программирования
До сих пор, записывая команды, мы применяли язык кодовых ком бинаций, единственно понятный микропроцессору. Пользование этим языком вызывает трудности, связанные, во-первых, с необходимостью записи громоздких, труднозапоминаемых двоичных кодовых комбина ций (использование для этих кодовых комбинаций представления в восьмеричной либо шестнадцатеричной системе счисления не приводит к существенному облегчению записи программы), во-вторых, со слож ностью поиска ошибок в составленной программе из-за того, что запи санная с помощью кодовых комбинаций программа оказывается трудно читаемой, плохо обозримой, и, в-третьих, с трудностью внесения изме нений в составленную программу.
Рассмотрим, в чем состоят последние трудности. Пусть исправление некоторого участка программы привело к тому, что после коррекции этот участок занимает меньшее число ячеек в ОП. Таким образом, в последовательности адресов ячеек, занимаемых программой, возникает разрыв (на рис.— адреса освободившихся ячеек памяти). Такие разрывы недопустимы. Это связано с тем, что счетчик команд микропроцессора после выборки очередной команды формиру ет адрес следующей команды путем увеличения своего содержимого на единицу. Следовательно, после выполнения последней команды участка программы перед разрывом счетчик в качестве адреса очередной ко манды укажет адрес ячейки Ак+1. Для устранения образовавшихся разрывов можно воспользоваться следующими приемами. Если, то в первые три ячейки разрыва следует поместитьтрехбайтовую коман- безусловного перехода к ячейке первой после разрыва. Бели число ячеек в разрыве меньше трех, в эти ячейки помещается однобайтовая команда отсутствие операции, имеющая кодовую ком бинацию 0000 0000.
Рассмотрим другой случай, когда в результате коррекции некоторо го участка программы выясняется, что исправленный участок програм мы не помещается в той группе ячеек, которая ранее отводилась под этот участок. В этом случае в указанную группу ячеек помещают на чальную часть скорректированного участка, заканчивая ее трехбайто вой командой безусловного перехода к некоторой свободной ячейке, например следующей за ячейкой, которую занимает последняя команда программы (рис.). Начиная с этой ячейки, производится размеще ние команд конечной части скорректированного участка программы. Завершить эту часть участка программы необходимо командой безус ловного перехода.
Следует иметь в виду, что подобные приемы приводят к появлению в программе дополнительных команд, за счет чего возрастают расходуе мая емкость оперативной памяти и время исполнения программы. При большом числе исправляемых участков программы, по-видимому, целе сообразно составить программу заново, не пользуясь описанными выше приемами.
Наряду с указанными недостатками язык кодовых комбинаций имеет и достоинства. Программа на этом языке оказывается наиболее эффективной, она занимает минимальный объем памяти и быстрее ис полняется. Уменьшение памяти (часто выполняемой в виде ПЗУ) сни жает затраты на этот наиболее дорогостоящий узел микропроцессорной системы, а уменьшение времени позволяет решать более сложные зада чи. Кроме того, записанная на бумаге программа после ее набивки на перфоленту может быть непосредственно введена в память микропро цессорной системы.
Трудности программирования уменьшаются при использовании языка ассемблера. В этом языке вместо кодовых комбинаций применя ется мнемоническая форма записи операций, выполняемых в микропро цессоре. Такой мнемонической записью (в виде сочетания букв, взятых из соответствующих английских слов) представляют вид выполняемой операции, операнды и адреса. Каждой команде на языке ассемблера соответствует команда на языке кодовых комбинаций.
Язык ассемблера упрощает запись команд, облегчает поиск в ней ошибок, обеспечивает лучший обзор программы и простоту внесения исправлений в программу (без специальных приемов, подобных тем, которые описывались выше для исправления написанных на языке ко довых комбинаций программ).
Перед исполнением программа должна быть переведена с языка ассемблера на язык кодовых комбинаций и в таком виде помещена в память микропроцессорной системы. Этот перевод осуществляется на ЭВМ с помощью программы трансляции, называемой ассемблером. Языком ассемблера можно пользоваться для программирования и в тех случаях, когда отсутствует программа для трансляции (отсутствует ас семблер).
Выполнение трансляции в этом случае производится вручную (такая трансляция называется ручным ассемблированием).
Язык ассемблера (так же, как и язык кодовых комбинаций) индиви дуален для каждого микропроцессорного комплекта, т. е. каждый мик ропроцессорный комплект имеет свой язык ассемблера, отличный от языков ассемблера других комплектов.
Следующий уровень языка программирования — язык макроассем блера. В нем предусматривается возможность присвоения имени неко торой последовательности команд, и в любых местах программы, в которых должна быть использована эта последовательность, указыва ется лишь имя последовательности. Применение языка макроассембле ра сокращает запись программы (в среднем на 5...20 %) и тем самым улучшает ее обозримость. Каждая серия МПК имеет свой индивидуаль ный язык макроассемблера (как и язык ассемблера), т. е. программа, составленная на этом языке для МПК одной серии, непригодна для использования в микропроцессорах, построенных на комплектах дру гих серий.
Следующий уровень языка программирования—язык вьи:окого уровня. Языки высокого уровня близки к обычному математическому языку, описывающему процесс решения задачи, поэтому они легко усваивают ся. Кроме того, они обеспечивают большую компактность программы (сложные вычислительные процессы представляются короткими запи сями), что улучшает обзор программы и выявление в ней ошибок.
Различают машинно-независимые и машинно-зависимые языки высо кого уровня. Первые позволяют вести запись программы независимо от серии микропроцессорного комплекта, используемого для построения микропроцессорного устройства (к таким языкам относятся Бейсик, Фортран, Паскаль и др.). Вторые пригодны для определенных серий МПК. Для программирования устройств, построенных с использовани ем комплекта серии КР580, разработан язык высокого уровня PLM-80, относящийся к классу машинно-зависимых языков высокого уровня.
Языки высокого уровня требуют более сложных трансляторов для перевода программы на язык кодовых комбинаций (для машинно-неза- висимых языков они сложнее, чем для машинно-зависимых); кроме того, полученная после трансляции программа занимает больший объем памяти (на 10... 100 %) и медленнее исполняется, чем в том случае, когда эта программа составляется непосредственно в кодовых комбина циях. При этом эффективность программ, для составления которых используются машинно-независимые языки, обычно ниже, чем в случае использования машинно-зависимых языков программирования.
Для относительно несложных программ (например, объемом до одной тысячи команд) целесообразно использовать языки низкого уровня: язык кодовых комбинаций, язык ассемблера или язык макро ассемблера.
Программа на языке ассемблера представляется в виде последова тельности предложений; каждое из которых занимает отдельную стро ку. В табл. показана запись на языке ассемблера той же программы, которая на языке кодовых комбинаций приведена в табл. .
Каждое предложение языка ассемблера содержит четыре фиксиро ванных поля: поле метки, поле кода, поле операнда и поле комментария.
Поле метки. Если предложение снабжается именем, то оно записыва ется в поле метки и после имени ставится двоеточие. Имя строится в виде произвольно выбранной последовательное ги заглавных букв латинско го алфавита и цифр, причем первым символом в имени должна быть буква. В приведенной в табл. программе использованы имена М1 и М2. Обычно именами снабжаются предложения, на которые произво дится условный либо безусловный переход. Одно и то же имя не может встречаться в поле метки более одного раза. В противном случае возни кает неясность, к какому предложению должен производиться переход по соответствующим командам условного и безусловного переходов. Поле кода. В этом поле записывается мнемоническое обозначение кода операции, приводимое в системе команд микропроцессора.
Поле операнда. В поле операнда приводятся участвующие в операции числа (непосредственные данные), указания об источниках и приемни ках данных, участвующих в операции; в предложениях условных и без условных переходов в этом поле указывается имя (метка) предложения на которое осуществляется переход. Числовые данные могут представ ляться в различных системах счисления. Для указания выбранной для представления числа системы счисления после шестнадцатиричного числа ставится символ Н (а если число начинается с букв A,...,F, то перед числом ставится цифра 0), после десятичного числа можно ставить символ D (либо не записывать никакого символа), восьмеричное число заканчивается символом Q, двоичное символом В.
Система сбора данных.
Рассмотрим пример, в котором микропроцессор используется для выполнения логических действий. Пусть уст ройство должно выполнять следующие функ ции: поступающие по восьми каналам аналоговые сигналы последовательно подклю чаются к АЦП и после преобразования в циф ровую форму запоминаются в оперативной памяти.
Работа устройства, структурная схема кото рого представлена на рис., происходит в следующей последовательности. Адрес очеред ного канала указывается в трех младших разря дах данных, выдаваемых из микропроцессора на шину данных. С шины данных адрес прини мается устройством вывода УВ1, откуда он по ступает на адресные входы коммутатора. Сигнал выбранного канала передается на вход АЦП. После окончания преобразования АЦП выдает сигнал готовности Г = 1, который уст ройством ввода УВв2 передается на шину дан ных, откуда принимается микропроцессором
и сбросит регистр в нулевое состояние, что будет использовано в качестве признака окончания сбора данных.
После выдачи номера очередного канала микропроцессор принимаете аккумулятор А сигнал из УВв2. Путем сдвига вправо со держимого аккумулятора принятое значе ние передается в триггер Тс. Если при этом (Тс) = 0 (это означает, что АЦП не закончил преобразование принятого аналогового сиг нала), то микропроцессор повторяет лрием из УВв2, и так до тех пор, пока не будет принято значение Г = 1.
После этого производится прием данных из УВв1. Принятый байт данных запоминается в памяти. Затем прибавлением единицы к содер жимому пары регистров HL в них формирует ся адрес ячейки, в которую будут переданы данные, полученные в результате преобразо вания сигнала следующего канала.
На рис. приведена схема алгоритма функционирования устройства.
\~
В табл. приведена программа.
В табл. показано размещение програм мы в ОП.
Буферы
Информация, выдаваемая микропроцессором на шины адреса и дан ных, может предназначаться большому числу различных устройств, подключенных к этим шинам (ОЗУ, ПЗУ, устройства ввода и вывода). Однако выходы микросхемы КР580ВМ80А допускают потребление подключенными к ним устройствами относительно небольшого тока. Значение тока через эти выходы при высоком уровне напряжения (уров не лог.1) вых = 0,1 мА, при низком уровне напряжения (уровне лог.О) вых < 1,6 мА. При такой нагрузочной способности к выходам микро процессора может быть подключено не более одного входа микросхемы ТТЛ. Низкая нагрузочная способность выходов микропроцессора свя зана с тем, что на кристалле, микропроцессора размещено большое число транзисторов и для обеспечения требуемого теплового режима тепло, выделяемое каждым транзистором, должно быть малым. Следо вательно, малыми должны быть токи через транзисторы. Для увеличе ния нагрузочной способности выходов потребовалось бы использование на выходах мощных транзисторов, через которые проте кали бы большие токи, а это привело бы к большому выделению тепла и недопустимому повышению температуры кристалла.
Так как токи, потребляемые нагрузкой микропроцессора, обычно превышают указанные выше допустимые значения, в шины адреса и данных включаются буферы. Для построения таких буферов в МПК серии КР580 предусмотрены шинные формирователи КР580ВА86 и КР580ВА87.
Шинные формирователи. На рис. показана логическая схема формирователя КР580ВА86, осуществляющего передачу 8-разрядных данных. На рисунке подробно изображена схема лишь нулевого разря да, схемы остальных разрядов аналогичны. В цепи передачи включены два повторителя, имеющие три состояния. При этом если один из повто рителей находится в включенном состоянии, то другой — в выключен ном (третьем). Так, если повторитель 1 находится в включенном состоянии, то повторитель 2 оказывается в выключенном состоянии и передача (в нулевом разряде) осуществляется через повторитель 1 в направлении от вывода А0 к выводу 2. Если переключить повторители в обратное состояние, установив во включенное состояние повторитель 2, повторитель 1 окажется в выключенном состоянии и передача будет происходить через повторитель 2 в направлении от вывода 2 к выводу А0 , т. е. в обратном направлении.
Управление состоянием повторителей осуществляется элементами ИЛИ-НЕ 1 и 2 с помощью управляющих сигналов БК и Т. Если на входе ВК установлен высокий уровень лог.1, то независимо от значения сиг нала Т на выходах элементов ИЛИ-НЕ устанавливается низкий уровень лог.О, во всех разрядах оба повторителя оказываются в выключенном состоянии и не происходит передачи информации ни в прямом, ни в обратном направлениях. При комбинации сигналов БК = 0 и Т = 1 на выходе элемента ИЛИ-НЕ 1 образуется высокий уровень лог. I и 1 во всех разрядах оказываются во включенном состоянии; на выходе элемента ИЛИ-НЕ 2 — низкий уровень лог.О, устанавливающий повторители 2 в выключенное состояние. Происходит передача 8-раз- рядных данных в направлении от А к В.
При комбинации сигналов ВК = 0 и Т = 0, наоборот, на выходе элемента ИЛИ-НЕ 2 устанавливается напряжение уровня лог. 7, откры ваются повторители 2, на выходе элемента ИЛИ-НЕ 1 устанавливается напряжение уровня лог. О, и повторители 1 оказываются в выключенном состоянии. Происходит передача 8-разрядных данных от стороны В к стороне А. Таким образом, шинный формирователь обеспечивает уп равляемую двунаправленную передачу 8-разрядных данных в соответ ствии с табл. .
Выходы В (при передаче в направлении от А к В) имеют большую нагрузочную способность, чем выходы А (когда происходит передача в направлении от В к А). К выходам В допускается подключение нагрузки, потребляющей ток 32 мА - 5 мА. Для выходов А эти токи = 10 мА - 1 мА. Очевидно, шинный формирователь должен включаться стороной А к выводам микропроцессора, стороной В — к системным шинам адреса и данных.
0-й разряд
|
Значения управляющих сигналов |
Направление передачи информации |
|
|
ВК |
т |
|
|
0 |
0 |
От стороны В к стороне А |
|
0 |
1 |
От стороны А к стороне В |
|
1 |
X |
Передача отсутствует |
На рис. приведена схема шинного формирователя КР580ВЛ87. Ее отличие от схемы КР580ВА86 состоит лишь в том, что включенные в разряды повторители имеют инвертирующие выходы и при передаче происходит инвертирование передаваемых данных. В остальном работа этой микросхемы аналогична работе рассмотренной выше микросхемы КР580ВА86.
Формирование управляющих сигналов
микропроцессорной системы
Шины данных и адреса в микропроцессорной системе являются общими для многих подключенных к ним узлов, которые либо при нимают с шин, либо выдают в эти шины информацию. При таком обобществлении шин возникает необходимость в согласовании рабо ты узлов: при выдаче информации — обеспечение ее поступления с шины данных в соответствующий узел микропроцессорной системы, при приеме информации — ее поступление в шину данных из какого- либо узла. Эти действия требуют выработки управляющих сигналов, называемых системными управляющими сигналами. К числу таких сигналов относятся: для управления микросхемами памяти — сигна лы записи (ЗпП) и чтения (ЧтП) памяти,"для управления устройства ми ввода и вывода — сигналы ввода (Вв) и вывода (Выв). Для формирования этих сигналов используется микросхема — системный контроллер КР580ВК28 (КР580ВК38).
На рис. показана структура микросхемы системного контролле ра. В микросхеме предусмотрен двунаправленный шинный формирова тель, выполняющий функции двунаправленного буфера, включаемого между выводами шины данных микропроцессора и шиной данных сис темы. Выдаваемая из микропроцессора в начале цикла информация о состоянии микропроцессора поступает на вход регистра состояния и при появлении сигнала Строб состояния фиксируется в регистре, где она хранится до наступления следующего цикла (до момента поступле ния очередного сигнала Строб состояния). Контрольно-декодирующая матрица использует содержимое регистра состояния и управляющие сигналы с выхода микропроцессора Прием, Запись, Подтверждение
захвата, формируя на выходах контроллера системные управляющие сигналы ЧтП, ЗпП, Вв, Выв, Подтверждение прерывания.
Интерфейсы ввода-вывода
В процессе функционирования МПС возникает необходимость при ема в него данных от различных устройств ввода. Принятые данные подвергаются обработке. Полученные в результате обработки данные выводятся из МПС и передаются в различные устройства вывода. В качестве таких устройств ввода и вывода, называемых периферийными (ПУ), могут использоваться телетайпы, дисплеи, аналого-цифровые и цифроаналоговые преобразователи информации, линии связи и т.п. Очевидно, для обеспечения такого обмена данными требуются опреде ленные средства — система команд, сигналов и соответствующие уст ройства сопряжения. Эти средства объединяются под наименованием интерфейс ввода-вывода.
Рассмотрим способы обмена данными. Обмен данными между МПС и ПУ может либо быть программно-управляемым, либо осуществляться спо собом прямого доступа к памяти (ПДП). При программно-управляемом вводе микропроцессор в ходе выполнения соответствующей программы ввода побайтно принимает данные От ПУ через шину данных в аккумуля тор. Прежде чем принимать очередной байт информации микропроцессор пересылает содержимое аккумулятора в ОП. Аналогично при выводе дан ных из ОП в ПУ байты данных принимаются из ОП в аккумулятор микропроцессора, затем из аккумулятора они выдаются на шину данных, откуда принимаются в соответствующее ПУ.
Большая скорость обмена данными между ОП и ПУ может быть обеспечена в режиме прямого доступа к памяти. В этом режиме микро процессор отключается от шин адреса и данных (переходя в состояние Захват) и не принимает участия в процессе обмена. Обмен между ОП и ПУ осуществляется непосредственно.
Рассмотрим подробнее принципы программно-управляемой переда чи данных.
Синхронная передача. Синхронная передача предполагает, что при каждом выполнении встречающихся в программе команд обмена Вв и Выв ПУ готово к выдаче на шину данных запрашиваемого микропро цессором байта или к приему с шины данных байта, выданного на эту шину микропроцессором.
Асинхронная передача. При асинхронной передаче, прежде чем про изводить обмен данными, микропроцессор выясняет готовность ПУ к такому обмену. Приведенная на рис. схема алгоритма иллюстриру ет этот процесс. Микропроцессор получает из ПУ информацию о состо янии; анализируя ее, он выясняет готовность ПУ к обмену; если ПУ не готово к обмену, то микропроцессор повторяет чтение состояния ПУ; если ПУ готово к обмену, то осуществляется передача данных между микропроцессором и ПУ.
Передача данных с прерыванием программы. В рассмотренных слу чаях обмен данными инициировался микропроцессором. Встречаются задачи, в которых обмен должен осуществляться в произвольных точ ках программы в моменты, определяемые периферийным устройством. При выполнении такого вида обмена данными по запросу, поступив шему из ПУ, производится прерывание выполняемой микропроцессо ром программы и переход к выполнению специальной программы обмена.
В МПК серии 580 имеются микросхемы, предназначенные для по строения интерфейса ПУ; одной из таких мик росхем является программируемый параллель ный интерфейс КР580ВВ55, описание которого приводится ниже.
Программируемый параллельный интер фейс. На рис. приведена упрощенная струк турная схема программируемого параллельного интерфейса (ППИ).
С помощью ППИ осуществляется обмен Данными (рис.5.24) между микропроцессором (МП) и различными ПУ. Для подключения ППИ к шине данных (ШД) микропроцессор ной системы в ППИ предусмотрен 8-разрядный канал данных (КД). Периферийные устройст- ва могут подключаться к 8-разрядным каналам ППИ: КА, KB, КС. Канал КС состоит из двух 4-разрядных подканалов КС1 и КС2. Каналы КА, KB, КС снабжены регистрами. В канале КА предусмотрено два регистра, один из них используется для приема данных, поступающих из ШД МПС, и выдачи их к ПУ, другой — для приема данных, посту пающих от ПУ, и выдачи их на шину данных МПС. В каналах KB, КС1 и КС2 имеется по одному регистру, который обеспечивает передачу данных между МП и ПУ в требуемом направлении. Все каналы снабже ны буферными устройствами (входными и выходными формирователя ми с тремя состояниями), через которые осуществляется связь ППИ с внешними шинами.
Таким образом, обмен между МП и ППИ распадается на две фазы обмена: обмен между регистром выбранного канала ППИ (регистром каналов КА, KB, КС) и НТД МПС и обмен между регистрами каналов ППИ и ПУ. Рассмотрим, как организуется каждая из этих фаз обмена.
Обмен между ШД МПС и регистром ППИ организуется под управ лением сигналов, подаваемых на входы устройства управления (УУ) ППИ. Аф, Aj — содержимое двух младших разрядов шины адреса (ША) МПС, ВК — сигнал выборки микросхемы. В качестве последнего сиг нала в системах с малым числом интерфейсных устройств может быть выбрано содержимое одного из шести стар ших разрядов шины адреса, в системах с большим числом интерфейсных устройств этот сигнал формируется дешифратором шести старших разрядов адреса. Вв и Выв — сигналы, формируемые в цепях управле ния МПС (системные управляющие сигна лы на выходах микросхемы системного контроллера КР580ВК28). В табл. по Рис. показаны виды обмена данными между ШД и регистрами ППИ и соответствующие им наборы значений сиг налов выборки.
По командам микропроцессора IN (ввод данных) и OUT (вывод данных) буферы канала КД обеспечивают обмен данными между ШД МПС и внутренней магистралью данных ППИ. Принятая с ШД МПС на внутреннюю магистраль данных ППИ информация представляет собой либо данные, которые через внутреннюю магистраль принимают ся в регистр одного из каналов для дальнейшей их выдачи к ПУ, под ключенному к этому каналу, либо так называемое управляющее слово. Управляющее слово (УС) принимается в регистр управляющего слова (РУС) и организует обмен данными между регистрами каналов ППИ и ПУ. С помощью УС производится установка ППИ в один из режимов работы (называемых режимами 0, 1, 2) для выполнения каналами опре деленных функций и задается направление передачи. На рис. пред ставлен формат управляющего слова.
При поступлении из шины управления МПС сигнала Сброс все ка нальные регистры сбрасываются в нулевое состояние, а в РУС заносится информация, при которой все каналы устанавливаются на прием в режиме 0 (при этом выходные формирователи каналов оказываются в третьем — выключенном — состоянии).
Опишем функционирование каналов в отдельных режимах работы.
Режим 0. В этом режиме любой из каналов КА, KB, КС1 и КС2 может быть установлен на ввод или вывод информации. При этом, если про изводится ввод информации, то регистр канала (в канале КА — входной регистр) непрерывно следит за всеми изменениями информации на входе канала; если осуществляется вывод информации, то содержимое регистра канала (в канале КА — выходного регистра) непрерывно пере дается на выход канала. Сигналы управления (квитирования) в этом режиме не формируются.
Режим 1. В этом режиме передача данных может производиться через каналы КА и KB, а канал КС используется в основном для приема и выдачи сигналов управления.
Если канал KB установлен на ввод информации, периферийное уст ройство одновременно с подачей данных в канал KB подает в ППИ через разряд 2 канала КС лог.О, сигнализируя о выдаче информации. При этом через разряд 1 канала КС периферийное устройство получает от ППИ сигнал (лог. 1) подтверждения приема выданных периферийным устройством данных.
В случае установки канала КА на ввод информации сигнал о выдаче данных периферийным устройством ППИ осуществляется через разряд 4 канала КС, сигнал подтверждения приема ППИ выдает на ПУ через разряд 5 канала КС.
При выводе информации через канал KB разряд 1 канала КС исполь зуется для выдачи на ПУ сигнала (лог.О) вывода данных, через разряд 2 канала КС осуществляется прием от ПУ сигнала (лог.О) подтверждения записи выданных из ППИ данных в ПУ.
При выводе данных через канал КА для передачи указанных сигна лов используются соответственно разряды 7 и 6 канала КС.
Режим 2. В режимах 0 и 1 направление передачи между каналами ППИ и подключенными к ним периферийными устройствами задается управляющим словом, предварительно засылаемым из МП в ППИ. Следовательно, в указанных режимах всякое изменение направления передачи между ППИ и ПУ требует предварительной посылки в ППИ соответствующего управляющего слова. Особенность режима 2 состоит в том, что сигналами Вв и Выв, посылаемыми в ППИ, устанавливается направление передачи не только между МП и ППИ, но и между ППИ и подключенным к нему ПУ. Таким образом обеспечивается возможность быстрого переключения направления передачи информации в целом между МП и ПУ без предварительной засылки управляющего слова в ППИ при каждом изменении направления обмена.
В режиме 2 может работать только КА. Для передачи управляющих сигналов в этом режиме используются следующие разряды канала КС разряд 4 для приема в ППИ сигнала (лог. О) выдачи данных из ПУ, разряд 5 для выдачи из ППИ сигнала (лог.1) подтверждения приема данных, разряд 7 для выдачи на ПУ сигнала (лог.О) вывода данных из ППИ, разряд 6 для приема от ПУ сигнала (лог.О) подтверждения записи в ПУ данных, выданных из ППИ.
Применение микропроцессоров в системах управления технологическим оборудованием
Не ослабевающие темпы роста сложности технических объектов и требований к качеству управления ими влекут за собой необходимость использования в системах управления средств вычислительной техники, многофункциональ ность которых позволяет обеспечить множественность режимов управления, повысить способности системы к адаптации, обеспечить требуемые надежно стные характеристики.
К числу задач, ставящихся перед системами управления, традиционно отно сятся следующие:
- формирование сложных импульсных последовательностей;
- определение длительности временных интервалов;
- аналого-цифровое и цифроаналоговое преобразование;
- "ввод—преобразование—вывод цифровых кодов" и др.
(' 70-х годов разработчики систем управления стали использовать вычисли тельные системы на базе микропроцессоров (МП), выпуск которых был осво ен рядом производителей (Intel, Motorola и др.). Применение этой технологии разработки систем управления позволяло повысить скорость и эффектив ность проектирования новых систем на базе старых, снизить затраты на об наружение и устранение неисправностей, а также удешевить производство.
Однако в силу своих архитектурных ограничений микропроцессоры не обла дали возможностью непосредственно решать задачи управления, и для дос- шжения поставленных целей разработчики вынуждены были снабжать их набором дополнительных устройств: памятью программ и данных, а также набором периферийных элементов: таймерами, счетчиками, аналого-цифровыми (АЦП) и цифроаналоговыми преобразователями (ЦАП), программи руемыми контроллерами ввода-вывода и т. п.
Характерный пример структуры подобной системы показан на рис.
Структура системы управления на базе микропроцессора
Здесь применен микропроцессор МП с шинами данных ШД, адреса ША и управления ШУ. Программа функционирования МП занесена в энергонеза висимую память ПЗУ, необходимые переменные и выборки измерений хра нятся в оперативной памяти ОЗУ. Объект управления ОУ имеет аналоговый исполнительный механизм ИМ и снабжен системой аналоговых датчиков Д1—Ды- Для возможности изменения оператором режимов работы системы применяется пульт управления ПУ.
Взаимодействие МП с ОУ и ПУ напрямую невозможно, и для их сопряжения применен ряд периферийных устройств.
Дешифратор DC дополняет ШУ сигналами активизации устройств по их ад ресу. Процессор ввода-вывода ПВВ1 на основе информации с ШД под воз действием сигналов с ШУ управляет мультиплексором MUX для подачи на вход аналого-цифрового преобразователя АЦП аналогового сигнала с одного из датчиков. АЦП преобразует сигнал в цифровую форму и выдает его на ШД под воздействием сигналов с ШУ. Процессор ввода-вывода ПВВ2 пере дает н систему информацию о воздействиях оператора, взаимодействуя с ПУ. Цифроапалогонын преобразим л гель ЦАЦ по коду с ШД и управляющим сиг налам с ШУ выдает на исполнительный механизм ИМ объекта управления ОУ управляющее воздействие.
Описанная структура с непринципиальными изменениями употреблялась в разработках достаточно часто, в связи с чем возникла идея интеграции наи более часто применяемых элементов систем управления на одном кристалле (подобная идея интеграции применялась и ранее, что дало разработчикам возможность скомпоновать набор транзисторов в виде интегральной микро схемы).
Воплощение идеи произошло в 1976 году с выпуском фирмой Intel устройст ва под кодовым обозначением 8048, позднее получившего название микро контроллер (МК) и ставшего основой систем управления, встраиваемых в робототехнические комплексы, бытовую электронику и др.
Под микроконтроллером здесь и далее подразумевается программируемое вычислительное устройство, обладающее набором периферийных устройств и применяемое для решения задач управления в технических системах.
Появившись на рынке, МК наращивали свою популярность, и в настоящее время применяются чрезвычайно широко — объем выпуска микроконтролле ров продолжает увеличиваться и составляет в настоящее время около двух миллиардов штук в год.
По области применения, структурной организации, разрядности, набору пе риферийных устройств, системе команд и прочим признакам МК сгруппиро ваны в семейства, число которых достаточно велико. К наиболее ярким пред ставителям различных семейств следует отнести 32-разрядные микрокон троллеры фирмы Motorola, 16-разрядные микроконтроллеры MCS-96 Intel, RISC-микроконтроллеры AVR фирмы Atmel, миниатюризированные РК контроллеры фирмы Microchip, микроконтроллеры общего назначения SAB фирмы Siemens.
Структура микроконтроллера
Микроконтроллер представляет собой вычислительную систему, реализован ную в виде одной интегральной схемы, и включает следующие основные блоки: ядро, память программ и память данных, периферийные устройства (рис. ).
|
Память программ |
|
|
Ядро микроконтроллера |
|
|
Память данных |
|
|
Периферийные устройства |
Ядро микроконтроллера реализует процесс управления, задаваемый про граммой. На базе микроконтроллерного ядра фирмами-производителями ин тегральных схем разрабатываются изделия, различные по номенклатуре мо дулей памяти и периферийных устройств, но совместимые между собой по системе команд и циклам обмена данными. Множество совместимых по это му признаку МК носит название семейства микроконтроллеров.
Память программ предназначена для хранения управляющих программ. Не обходимые для процесса управления данные располагаются в памяти данных.
Периферийные устройства предназначены для обеспечения сопряжения МК с внешними объектами и аппаратной реализации ряда управляющих функций.
Микроконтроллеры, как и вычислительные машины других классов, реали зуются на основе гарвардской или принстонской архитектур (рис. ). В микроконтроллерах, выполненных на основе гарвардской архитектуры, программы и данные располагаются в логически независимых блоках памяти с различными методами доступа. В микроконтроллерах, выполненных на ос нове принстонской архитектуры, программы и данные могут располагаться в общем блоке памяти; для обращения используется единый метод доступа.
К числу типовых, наиболее часто интегрируемых на кристалл МК перифе рийных устройств, относятся следующие блоки:
- параллельные цифровые порты ввода-вывода, осуществляющие обмен данными, представленными в виде логических сигналов;
- таймеры-счетчики, осуществляющие формирование временных интерва лов и выполняющие подсчет логических событий;
- узлы аппаратной обработки событий с привязкой по времени;
- цифроаналоговые и аналого-цифровые преобразователи, осуществляющие вывод и ввод непрерывных сигналов;
- последовательные порты ввода-вывода, осуществляющие обмен данными в распределенных системах;
- блоки обслуживания прерывающих событий;
-средства повышения надежности функционирования.
Каждый периферийный узел МК обладает возможностью настройки посред ством записи управляющих кодов в программно-доступные конфигурацион ные регистры узла, называемые регистрами специальных функций. Настрой ка позволяет производить выбор режима работы устройства (например, тре буемой разрядности таймера, направления передачи данных на разрядах параллельного порта и т. п.).
Состав размещаемых на МК периферийных блоков зависит от целевого на значения устройства и определяется производителем на основе типовых за дач, реализуемых на микроконтроллерах данного семейства.
Ядро микроконтроллера
В состав ядра МК входят процессор, тактовый генератор и контроллер шины (рис. ). Процессор непосредственно осуществляет процесс переработки информации, представленной в виде двоичных кодов, и управление этим процессом в соответствии с программой, представляющей собой последова тельность команд. Тактовый генератор осуществляет формирование последо вательности опорных сигналов, синхронизирующих протекание процессов в узлах МК, на основе внешней последовательности опорных импульсов. Кон троллер шины осуществляет формирование распространяемой по внутренней шине многофазной импульсной последовательности, тактирующей различ ные стадии выполнения команд в МК и необходимой для организации обме на данными с периферийными устройствами МК.
Команды располагаются по заданным адресам (номерам ячеек) в памяти ко манд и представляют собой управляющие коды, описывающие выполняемую операцию и задающие операнды (данные, над которыми выполняется опера ция).
Каждый МК обладает определенной системой команд, характеризуемой спи ском команд и их форматом. Список команд представляет собой набор опе раций, выполнение которых предусмотрено на процессоре данного МК. В списке команд любого МК можно выделить четыре группы операций:
- операции передачи данных (между ячейками памяти МК, а также другими программно-доступными элементами МК);
- арифметические операции (сложение, вычитание, умножение, деление);
- логические операции ("И", "ИЛИ", инверсия, исключающее "ИЛИ", раз личные сдвиги);
- операции передачи управления (безусловный переход по заданному адре су, переход по условию равенства или неравенства операндов, переход на подпрограмму и возврат из нее и т. п.).
Формат команды позволяет определить тип выполняемой на очередном шаге программы операции, входные и выходные операнды, а гакже адрес коман ды, подлежащей выполнению па следующем шаге программы.
Тип выполняемой команды задается кодом операции (КОП).
Для задания операндов применяются следующие методы указания их локали зации — способы адресации операндов:
- неявная: операнд не указывается в связи с однозначностью доступа к нему
(например, в связи с единственно возможным его размещением);
-непосредственная, входной операнд помещается в гело команды (напри мер, с целью задания констант);
- прямая: в команде указывается адрес в памяти данных, по которому рас положен операнд;
- косвенная: в команде указывается адрес ячейки в памяти данных, содер жащей адрес ячейки в памяти данных, по которому расположен операнд (например, при организации доступа к последовательно расположенным данным при неоднократном повторении участка программы удобно из менять значение операнда команде, тем самым меняя адрес искомого данного);
- относительная: в команде указывается адрес ячейки в памяти данных, содержимое которой, будучи сложенное с некоторой величиной (напри мер, задаваемой неявно), даст адрес ячейки в памяти данных, по которой расположен искомый операнд (например, при обращении к элементу таб лицы данных удобно определять искомый операнд по смещению относи тельно начала таблицы).
Адрес следующей исполняемой команды задается неявно как адрес памяти программ, следующий за адресом выполняемой в данный момент команды, что объясняется преобладанием в большинстве программ линейных участков последовательностей команд. Для его явного задания при организации пик- лов, подпрограмм, ветвлений по условиям и т. п. применяют команды, код операции (КОП) которых кодирует определенную операцию передачи управления.
В состав систем команд большинства МК включены (по количеству адресуе мых в одной команде операндов) одно-, двух-, трех- и безадресные команды,
Процедура выполнения команд в МК сводится к следующему.
Пo окончании действия импульса сброса проводится инициализация регист- рог ядра МК. В указатель команды заносится адрес начального пуска.
Пo адресу, содержащемуся в указателе команды, из области памяти iipoi рамм под воздействием управляющих сигналов, формируемых контроллером ши пы, в регистр команд загружается очередная команда исполняемой контрол лером программы.
Выполнение любой команды представляет собой последовательность определенных действий (микрооперации): определение количества требуемых для операции операндов, определение локализации необходимых операндов, их извлечение, формирование кода действия для исполнительного блока, ожидание окончания исполнения операции, определение локализации ре зультатов, занесение результатов, определение адреса следующей команды и ряд других. Конкретный перечень микроопераций, реализуемый при выпол нении очередной команды, определяется ее КОП. Для настройки схем процессора на требуемую микрооперацию используются последовательности управляющих сигналов. КОП считанной из памяти про грамм команды дешифрируется и поступает на микропрограммный автомат (МПА), вырабатывающий с каждым очередным тактом синхронизации, по ступающим от контроллера шины, необходимый на данной стадии отработки команды набор управляющих сигналов.
Выполнение в процессоре арифметических и логических операций, сдвигов, обнуления и т. п. обеспечивается арифметико-логическим устройством (АЛУ). Память констант обеспечивает выработку корректирующего кода при двоично-десятичном представлении данных, кода маски при выполнении в АЛУ операций над битами, а также выдачу кодов констант. Для временного хранения данных, над которыми в АЛУ выполняется операция, предназначе ны регистры входных операндов, информация в которые заносится из облас ти памяти данных с применением соответствующего указателя.
По окончании выполнения операции в АЛУ ее результаты заносятся в реги стры результатов, а также формируются признаки результатов операции (переполнение, сдвиг, знак и т. п.), заносимые в регистр слова состояния процессора и доступные для считывания и анализа программой (например, для организации перехода на иную ветвь программы в связи с наличием арифметического переполнения). Затем в общем случае в указатель данных последовательно заносятся адреса ячеек памяти данных, в которые необхо димо поместить результаты команды (эти адреса извлекаются из полей адре сации выходных операндов), и из регистров результата операнды заносятся в ячейки памяти данных, адресуемые указателем данных. (Следует отметить, что, как правило, в процессоре МК используется дополнительный указатель на память данных, снабженный механизмами автоувеличения при занесении операндов в память и автоуменьшения при извлечении операндов из памяти. Такой метод доступа к памяти называется стековым, а выделяемая в памяти данных область для этих манипуляций называется стеком. Стек используется и при организации подпрограмм, в частности, подпрограмм обработки пре рываний.)
После размещения выходных результатов происходит автоувеличение указа теля команд, либо, в случае выполнения ветвления в исполняемой программе, в него заносится содержимое заданного поля операнда в исполненной коман де. В обоих случаях в указателе команд оказывается адрес ячейки памяти, содержащей очередную подлежащую выполнению команду, и описанный процесс повторяется.
Память микроконтроллера
На кристалл микроконтроллера интегрированы два блока памяти: память программ и память данных. В связи с ориентацией МК на функционирование в автономном режиме память программ должна сохранять содержимое в от сутствие напряжения питания (т. е. память должна являться энергонезависи мой), а для упрощения внутренней архитектуры МК и возможности работы в широком диапазоне частот тактового генератора память данных должна об ладать статической архитектурой (т. е. не требовать регенерации).
Обобщенная структура модуля памяти показана на рис.. Модуль памяти состоит из матрицы запоминающих элементов, организованной в виде N m-разрядных строк, дешифратора адреса ячейки и буферного каскада.
Разрядность шины адреса такого модуля памяти составляет n = log2N, а раз рядность шины данных— т. Информация о номере подлежащей выборке ячейки в виде кода адреса поступает на дешифратор, активизирующий одну из строк матрицы запоминающих элементов генерацией высокого логическо го уровня на одном из своих выходов. При этом (в зависимости от посту пающих сигналов управления) логические уровни всех запоминающих эле ментов выбранной строки поступают через буферный усилительный каскад на шину данных (ситуация чтения состояния ячейки), либо передаются с ши пы данных через буферный усилительный каскад на запоминающие элемен ты выбранной строки (ситуация записи состояния ячейки). Логические со стояния запоминающих элементов прочих строк не изменяются и не оказы вают влияния на выходные логические уровни.
Энергонезависимая память программ является постоянным запоминающим устройством (ПЗУ). Каждый запоминающий элемент ПЗУ находится в том логическом состоянии, в которое он был переведен при занесении информа ции в ПЗУ (программировании).
Рис. 1. Обобщенная структура модуля памяти
В зависимости от количества допустимых циклов записи управляющей про граммы в ПЗУ различаются однократно и многократно программируемые модули.
В однократно программируемых ПЗУ каждый запоминающий элемент мат рицы допускает только одну смену состояния. Запись программы в ПЗУ мо жет производиться либо в условиях промышленного производства при изго товлении кристалла микроконтроллера ("по маске"), либо пользователем с помощью программатора. ПЗУ такого типа наиболее дешевы, т. к. каждый элемент матрицы предельно прост (рис. 1.5).
При программировании ячейки на разряды шины данных прикладывается повышенное напряжение к тем линиям, которые должны быть переведены в состояние логической единицы. Так как в это же время на строку матрицы, задающую программируемую ячейку, поступает высокий уровень от дешиф ратора адреса, через плавкие перемычки протекает сильный ток, необратимо разрушающий их. Элементы, программируемые в состояние логического ну ля, не подвергаются воздействию повышенных напряжения и тока, в связи с чем остаются в исходном состоянии.
При чтении на строку матрицы, задающую считываемую ячейку, поступает высокий уровень от дешифратора адреса. Если при программировании пере ход столбца в данной ячейке был разрушен, то на столбце будет присутствовать высокий логический уровень, формируемый при помоши резистора. Если при программировании переход столбца в данной ячей ке был сохранен, то на столбце будет присутствовать низкий логический уро вень, величина напряжения которого определяется соотношением сопротив лений подтягивающего резистора столбца и открытого перехода активною элемента.
В многократно программируемых ПЗУ каждый запоминающий элемент мат рицы допускает несколько смен состояний. В связи с этим усложнен как за поминающий элемент, представляющий собой транзистор с плавающим за твором (рис. ), так и последовательность программирования, состоящая из нескольких этапов.
Технология изготовления запоминающего элемента допускает принудитель ное введение (инжекцию) в околозатворную область транзистора при про граммировании дополнительного количества отрицательного заряда, препят ствующего наведению канала в транзисторе при подаче на затвор напряже ния высокого уровня. В этом случае запоминающий элемент Матрицы постоянно хранит состояние логической единицы. В случае если инжекция .лряда не проводилась, то при подаче на затвор напряжения высокого уровня о.крыг-ается канал "сток-исток", и выходное напряжение в столбце снижается до нулевого логического уровня. -
Для обеспечения возможности проведения повторной записи в ПЗУ необхо дим предварительный перевод всех запоминающих элементов матрицы в ис- хфдиое ^запрограммированное) состояние, заключающийся в выведении введенного при предыдущем программировании избыточного заряда из око- лозатворного пространства транзистора (г. с в стирании ячеек памяш). Сш рание может производиться с помощью электрических импульсов или ульт рафиолетового излучения (в последнем случае на поверхности микросхемы МК располагается окно для пропускания УФ-излучения). Число циклов про граммирования ПЗУ с УФ-стиранием составляет несколько сотен, с электри ческим стиранием — несколько тысяч, что объясняется более щадящим ре жимом стирания во втором случае, дольше сохраняющем нормативные ха рактеристики функционирования транзисторов запоминающих элементов.
Память данных МК является оперативным запоминающим устройством (ОЗУ) со статической организацией запоминающего элемента (рис. ). Та кая организация дает возможность хранить записанную информацию неогра ниченно долго без необходимости регенерации, что позволяет-МК функцио нировать в широком диапазоне частот от 0 Гц до МГц
Параллельные порты ввода-вывода предназначаются для обмена микрокон троллера и внешнего объекта данными, представленными в виде логических сигналов, передаваемых линий ввода-вывода микросхемы МК. В общем слу чае с каждым портом связаны регистр данных (для хранения выводимой из МК на объект информации или для хранения информации, введенной в МК с объекта), система управления (для задания режимов работы порта) и выход ной каскад, решающий задачи усиления и сопряжения сигнатов. Структура порта показана на рис. .
Регистр данных представляет собой двунаправленный N-разрядный регистр ввода-вывода с линиями управления записью и чтением, позволяющими за носить в регистр информацию с внутренней шины МК или выдавать на внут реннюю шину состояние регистра. Момент обмена информацией между про цессором ядра МК и регистром порта через внутреннюю шину определяет контроллер шины ядра. В зависимости от типа команды обмена (пересыпка из процессора в порт или из порта в процессор) формируются сигналы WR (Write) или RD (Read), после чего обмен стробируется сигналом управления CS (Chip Select).
В общем случае, для возможности решения более сложных задач обмена в структуру порта ввода-вывода вводится система управления, представляю щая собой комбинационную схему обнаружения и изменения состояний сиг налов а также для чтения доступный регистр, сохра няющий эти состояния. Таких задач две: это задача мультиплексирования линий ввода-вывода и задача поддержки расширенных протоколов обмена.
Рис. 2. Структура параллельного порта ввода-вывода
Помимо регистра данных, одни и те же контакты МК могут потребоваться некоторому периферийному устройству (например, таймеру) для обмена ин формацией с объектом (это так называемые альтернативные функции ввода- вывода). При этом необходимо определить, за каким устройством (портом или другим периферийным модулем) будет закреплен каждый конкретный контакт микросхемы МК. Такая настройка проводится записью в регистр системы управления специального кода, определяющего положение комму татора сигналов (см. рис ). В зависимости от положения контактов комму татора, каждый внешний контакт микросхемы МК будет физически подсо единен либо к линиям ввода-вывода регистра порта, либо к линиям ввода- вывода иного периферийного устройства.
Расширенные протоколы обмена требуются для организации надежной пере дачи данных между МК и объектом. В простейшем случае, при выполнении командыпересылки из процессора МК в регистр данных порта RG, после ус тановки на внутренней шине информации, подлежащей записи, контроллер шины формирует сигналы WR и CS, после чего данные в виде совокупности двоичных сигналов будут занесены в регистр, выведены на контакты МК и восприняты объектом. Факт записи в порт, а следовательно, и изменения вы ходных данных не индицируется на внешних контактах, в связи с чем объек ту неизвестен момент времени обновления информации. Так как вновь запи сываемые данные заменяют собой ранее присутствовавшие на контактах МК неодновременно по всем разрядам (в связи с разным временем протекания переходных процессов, обусловленным различной токовой нагрузкой кон тактов, гонками в комбинационных схемах и др.), может возникнуть ситуа ция чтения объектом ложной информации: частично измененных данных.
В связи с тем, что факт прочтения объектом передаваемой ему информации недоступен для МК, возможна ситуация, при которой частота обновления информации МК превышает частоту восприятия этой информации объектом, что приводит к потерям в посылках
При чтении информации из объекта возможны ситуации недостоверного чте ния и пропуска посылок, аналогичные описанным выше.
Для устранения подобных коллизий в структуру порта вводятся две внешних линии, по которым передаются служебные сигналы обмена. Изменение дво ичного состояния первой линии кодирует момент завершения обновления новых данных источником (это позволяет исключить чтение ложной инфор мации приемником в момент переключения выводимых данных). Изменение двоичного состояния второй линии кодирует факт прочтения данных прием ником (это позволяет сбалансировать частоту ввода информации приемником и частоту вывода информации источником). Обобщенный протокол обмена показан на рис..
Коммутация (с необходимой выдержкой времени) сигналов WR, RD и CS между внутренней шиной МК и внешними контактами в этом случае также осуществляется системой управления.
При передаче прикладной программой данных из МК на объект, сигнал WR, зафиксировавший данные в регистре ввода-вывода, после выдержки паузы, необходимой для завершения типовых по длительности переходных процес сов на контактах МК (указывается в паспортных данных па микросхему МК, указывается значение максимальной емкости нагрузка, превышение которой может затянуть переходные процессы и нарушить обмен по рассмат риваемому протоколу), коммутируется на линию "Данные записаны", после чего объект воспринимает корректные данные и формирует сигнал подтвер ждения чтения "Данные прочитаны". Сигнал от объекта "Данные прочитаны" запоминается в регистре системы управления, и может быть проанализирован прикладной программой для определения возможности передачи следующей порции N-разрядных данных на объект.
При передаче данных из объекта на МК сигнал "Данные записаны", форми руемый объектом, коммутируется системой управления на вход CS регистра данных; системой управления формируется и сигнал WR. Кроме того, сигнал "Данные записаны" запоминается в регистре системы управления. Приклад ная программа перед чтением регистра данных порта опрашивает регистр системы управления на предмет наличия новых данных от объекта, и после обнаружения этого факта осуществляет чтение регистра данных, в ходе кото рого контроллер шины формирует сигналы RD и CS. Система управления коммутирует сигнал RD на линию "Данные прочитаны", сообщая объекту о готовности МК к приему следующей порции данных.
Расширенные протоколы обмена применяются, в частности, в МК Scenix.
Обобщенная структура разряда выходного каскада показана на рис..
Парафазный информационный сигнал управляет выходными транзисторами, обеспечивающими необходимую мощность сигнала. Для работы с выходами объекта типа "открытый коллектор" или "открытый эмиттер" по сигналам программно настроенной системы управления коммутируются подтягиваю щие резисторы. Направление обмена (ввод или вы вод) по линии также задается программно путем настройки системы управ ления портом.
Таймеры счетчики
Таймеры-счетчики предназначаются для формирования временных интерва лов и подсчета событий, что позволяет (при использовании соответствующе го программного обеспечения) реализовывать на их основе любые функции времени, в том числе управление в реальном времени (т. е. во временном мас штабе объекта).
Обобщенная структура таймера-счетчика показана на рис.3.
Таймер-счетчик базируется на синхронном двоичном реверсивном счетчике с возможностью параллельной загрузки и чтения информации. Так как разряд ность счетчика МК, как правило, превышает разрядность процессора, исполь зуется адресный обмен информацией между ядром МК и частью регистра данных счетчика.
В указанной структуре при одновременной активизации сигналов RD и CS на внутреннюю шину МК коммутируется выходная шина таймера-счетчика, в противном случае внутренняя шина МК коммутируется к входам параллель ной загрузки. Собственно загрузка данных в таймер-счетчик Произойдет при одновременной активизации сигналов WR и CS.
Система управления позволяет определить источник задания направления счета (программно-доступный бит управления или внешний сигнал), а также источник тактирования (опорная частота ядра или внешние импульсы) и коэффициент деления тактовых импульсов. Полный диапазон счета— от 0 до 2n. Для задания временных интервалов, отличных от номинального (являющегося максимальным), используется предварительная программная загрузка счетчика (величиной N = Т/Ткваита при счете на убывание или Nmax - N при счете на возрастание). При достижении кода 0 (при счете на убывание) или Nmax (при счете на воз растание) генерируется сигнал переполнения OV (Overflow), доступный как для программных средств (при чтении регистра состояния системы управле ния таймером-счетчиком), так и для внешней аппаратуры, в частности для объекта.
Следует отметить, что решение задачи выдержки временных интервалов возможно применением чисто программных средств: зная время t выполнения некоторой инструкции, несложно организовать ее N-кратное выполнение в цикле, тем самым обеспечив задержку длительностью Т = Nt, однако в этом случае невозможно выполнение иных программных действий (например, сбора информации, обмена данными с оператором и пр.); кроме того, значе ние кванта t может оказаться неудовлетворительно большим.
Для расширения возможностей реализации функций времени, достигаемых с применением таймеров-счетчиков, в состав периферийных устройств некото рых моделей МК введены блоки аппаратной обработки временных событий, связанных с таймерами-счетчиками. Название таких блоков в МК различных фирм может отличаться (часто применяемые названия: ЕРА (Event Processors Array — массив процессоров событий), HSIO (High Speed Input/Output unit — блок быстрого ввода-вывода), РСА (Programmable Counters Array— массив программируемых счетчиков) и др.).
Рис. 3. Структура таймера-счетчика
Таймеры-счетчики реализованы практически во всех моделях МК.
Основными задачами таких блоков являются:
определение момента наступления события заданного вида (захват собы тия). Принципиальной трудностью программной реализации захвата явля ется невозможность точного чтения показаний регистра данных таймера без его останова (т. к. разрядность таймера превышает разрядность внут ренней шины, и процедура последовательного чтения фрагментов регист ра неизбежно будет проведена с искажениями);
генерация события заданного вида в заданный момент времени (привязка события ко времени). Принципиальной трудностью программной реализа ции привязки является существование временной задержки между момен том обнаружения заданного момента времени (например, по переполне нию регистра данных таймера) и моментом исполнения команды генера ции заданного логического события;
поддержка многоканальных указанных видов на общей временной базе. Принципиальной трудностью программной реализации многоканальных является сложность и неэффективность наблюдения за показаниями тай мера со стороны нескольких программных модулей.
Особенно существенно отмеченные трудности проявляются при малых ин тервалах времени между событиями, программная обработка которых вносит вычислительные погрешности в генерируемые интервалы
Рис. 4 Структура канала блока обработки событий
Структура канала блока обработки событий показана на рис. В качестве общей временной базы блока обработки выбран один из тайме ров-счетчиков МК, шина QB которого, отражающая показания времени, по ступает на все каналы модуля. Источник/приемник обрабатываемых/генери руемых событий является альтернативной функцией порта ввода-вывода МК.
В случае реализации захвата путем записи в регистр системы управления оп ределяется тип обнаруживаемого входного события — фронта среза или пере пада Сигнала, что приводит к коммуищии входного сигнала на один из входов синхронизации триггера детектора событий. Кроме того, в режиме захвата система управления модулем скоммутирует на разряды входной шины реги стра канала одноименные разряды выходной шины таймера. При обнаруже нии события заданного типа система управления сформирует сигналы CS и WR регистра данных канала, что приведет к аппаратной фиксации показаний таймера в регистре данных канрла. Таким образом, в регистр данных канала аппаратно (т. е. с минимальными временными задержками) будут занесены и доступны прикладной программе показания таймера базы в момент появле ния заданного сигнала на входе микросхемы МК.
В случае реализации привязки путем записи в регистр системы управления определяется тип выходного события, что приводит к соответствующей на стройке управляемого одновибратора. Кроме тою, в режиме захвата система управления модулем скоммутирует на разряды входной шины регистра кана ла одноименные разряды внутренней шины МК. После записи со стороны прикладной программы значений в регистр данных канала начнется ожида ние требуемого момента времени. При совпадении Показаний'таймера базы и содержимого регистра данных канала компаратор сформирует сигнал, сигна лизирующий системе управления о необходимости перезапуска одновибра тора. Таким образом, при достижении заданного момента времени аппаратно (т. е. с минимальными временными задержками) на выходе микросхемы МК будет сгенерирован сигнал заданною вида.
Следует отметить, что средствами блока обработки событий могут быть реа лизованы и дополнительные режимы: например, перезагрузка регистра дан ных таймера базы по достижении им заданного кода, чтение показаний реги стра данных таймера базы без останова таймера (т. е. захват не внешнего, а программного события), а также генерация широтно-импулъсно-модули- ривинных (ШИМ) сигналов. Рассмотрим более подробно последний режим. ШИМ-сигнал представляет собой периодический двоичный сигнал с фикси рованным периодом Тис управляемой длительностью импульса. Канал, настроенный на данный режим, при совпадении показаний регистра дан ных таймера базы и регистра данных канала (хранящего значение константы ШИМ), формирует начало импульса, а по достижении счетчиком максималь ного значения завершает импульс и начинает новый период ШИМ (рис. ).
Так как инерционность объекта существенно превышает инерционность сис темы управления объектом, генератор высокочастотного ШИМ воспринима ется объектом как генератор, выдающий мощность, пропорциональную дли тельности импульсов ШИМ.
Блоки обработки событии реализованы в МК Infineon, Intel, Motorola и др.
Цифро-аналоговые преобразователи (ЦАП) служат для перевода кодового представления выводимой из цифровой вычислительной системы информа ции в эквивалентный этому коду аналоговый сигнал (выходное напряжение). Максимальная величина аналогового сигнала равна опорному напряжению. А цифровой код пропорционален выходному напряжению.
Конфигурируя блок ЦАП посредством записи настроечных команд в регистр системы управления, пользователь может выбрать источник опорных напряжений.
На выходе ЦАП имеется усилитель-повторитель, решающий вопросы согласования с объектом управления. Выходные разряды регистра данных ЦАП управляют ключами, осуществляющими выбор сла гаемого для данного разряда:. макс при единичном значении разряда, мин — при нулевом.
Аналоговые компараторы
Аналоговые компараторы (АК) служат для сравнения значений двух входным напряжений: U1 и U2. Результатом сравнения является битовый результат у = (U1 > U2), истинный при U1 > U2 и ложный в противном случае.
Принцип работы АК основан на использовании дифференциального усилите ля без обратной связи в ключевом режиме. Данное периферийное устройство использует внешние линии МК для вво да/вывода данных, как правило, задействуй для этого разряды некоторого порта в режиме альтернативных функций.
Результат сравнения доступен в виде флага признака в регистре данных сис темы управления и, кроме того, может быть скоммутирован на выходную ли нию МК для непосредственной передачи на объект результата сразнения сигналов.
Помимо собственно задачи сравнения двух аналоговых величин, АК можно использовать в качестве простейших АЦП с ограниченными возможностями, если в качестве одного из UBX использовать генератор с известной характери стикой (например, генератор линейно нарастающего напряжения, реализо ванный на внешнем счетчике, тактированием которого управляет МК, или RC-цепь с известной постоянной времени, заряжаемом/разряжаемой до уров ня лог. "1"). Аналого цифровые преобразователи (АЦП) служат для ввода информации, представленной аналоговым сигналом, в цифровую двоичную систему.
Рис. Принцип аналого-цифрового образования
Принцип аналого-цифрового преобразования заключается в разбиении пол ного диапазона значений аналогового сигнала на N поддиапазонов и сопос тавлении входному сигналу кода уровня, покрывающего собой этот сигнал (рис. ). При построении АЦП могут быть использованы различные методы. В МК подавляющее большинство АЦП строится на основе метода последователь ного приближения с применением ЦАП и взвешивающего регистра сдвигов (рис. ).
Функционирование такого АЦП осуществляется следующим образом: запуск предваряется инициализацией (путем подачи импульса "Reset"), по оконча нии которой во всех Т-триггерах и взвешивающем сдвиговом регистре находятся нули. Сразу по окончании инициализации подается сигнал "Пуск", за носящий уровень логической "1" в триггер старшего разряда. С приходом импульса опорной последовательности FTAKT в старший разряд сдвигового регистра также поступит уровень логической "1", после чего сигнал "Пуск" снимается. На ЦАП поступает цифровой код Nmax/2, приводящий к установ ке Uon = (Uonмакс-Uon мин)/2. Полученный уровень сравнивается аналого- иым компаратором с входной измеряемой величиной; в случае сравнения на выходе компаратора устанавливаегся уровень логической "I"
В этом случае вентиль "И" будет открыт, что приведет к сбросу триггера старшего разряда. Далее будет установлен следующий триггер и произведена про верка наличия следующего слагаемого. Если условие не выполняется на выходе аналогового компаратора устанавливается уровень логического "О", соответствующий вентиль "И" после сдвига в регистре не откроется, и указанный разряд сохранится в выходном коде. Процесс повто ряется до момента перехода бегущей единицы в младший разряд сдвигового регистра, после чего генерируется сигнал "Конец преобразования", сдвигивзвешивающем регистре прекращаются, а на выходах "Код уровня" будет находиться цифровой двоичный код aN...a0, соответствующий измеряемой величине. Время преобразования АЦП постоянно и опре деляется числом разрядов и частотой сдвигов; погрешность определяется по грешностью ЦАП и чувствительностью компаратора.
Рис. Структура блоке АЦП последовательного приближения
Настройки системы управления блоком АЦП позволяют осуществить выбор канала аналогового входа (являющегося альтернативной функцией входа не которого порта), задать диапазон измеряемых величин и определить момент начала преобразования. После активизации флага готовности прикладная программа может осуществить чтение регистра данных АЦП.
Средства поддержки межпроцессорного обмена
Средства поддержки межпроцессорного обмена применяются для построения распределенных систем. В связи с тем, что практически всегда для построе ния таких систем используется последовательная передача данных, средства поддержки межпроцессорного обмена часто именуются последовательными портами ввода-вывода. К причинам выбора последовательного метода пере дачи данных относятся следующие: необходимость обеспечения надежной передачи данных при существенной территориальной протяженности канала передачи, необходимость снижения затрат на кабельное хозяйство с учетом относительно невысокой интенсивнисти обмена, а также необходимость обеспечения передачи данных по различным протоколам на основе единой аппаратной реализации.
К основным причинам использования распределенных систем относятся:
территориальная распределенность объекта управления (в этом случае эффективным является решение построения управляющей вычислитель ной сети из нескольких МК, решающих задачи локального управления и обмениьающихся информацией о характере этого управления для сохра нения единства целей);
иерархичность системы управления (в случае использования человеко- машинных систем управления необходимо осуществлять передачу ин формации об установках оператора от операторской станции к МК (или к сети МК), а в обратном направлении — о показаниях датчиков, парамет рах управления в МК и др.);
потребность в отладке системы на базе МК с применением инструмен тальных средств (в оснозном, инструментальных ЭВМ) в ходе реализации целевой функции МК (в этом случае необходимо реализовать возмож ность доступа к ресурсам МК, не блокируя штатные средства ввода- вывода МК, занятые для реализации процесса взаимодействия с объек том)
Номенклатура средств межпроцессорного обмена достаточно широка. К уни версальным средствам относятся интерфейсы UART (Universal Asynchronous Receiver and Transmitter— универсальный асинхронный приемопередатчик), SSI (Synchro nous Serial Interface — синхронный последовательный интер фейс) и его разновидность SP (Serial Peiipherial Interface— последователь ный периферийный интерфейс). К средствам по вдержки обмена в управляю щих вычислительных сетях относятся IC (Inter-Integrated Circuit— межсхемный интерфейс) и CAN (Contollers Area Network— сеть контроллеров). К средствам поддержки отладки относятся интерфейсы J А (lest Access). Блок содержит сдвиговые регистры передатчика и приемника, позволяющие преобразовывать данные из последовательного представления в параллель ное. Оба регистра имеют входы сброса R (Reset) и разрешения работы Е (Enable), а регистр передатчика— вход разрешения параллельной загрузки. I(ходы синхронизации С (Clock) сдвиговых регистров являются независимы ми и могут принимать такты сдвига как от внешнего синхросигнала, так и от внутреннего источника, использующего счетчик/делитель частоты Fosc с программируемым коэффициентом деления (в ряде случаев в качестве такого счетчика может использоваться таймер общего назначения). Синхросигналы в общем случае поступают на внешнее устройство.
И передатчик, и приемник связаны с буфером, доступным для записи и чте ния программой МК. При записи в буфер его содержимое дополнительно ко пируется в передатчик, после чего побитно выводится через выходную ли нию. Окончание накопления (флаг ovf) регистрируется в системе управления и может быть обнаружено программно. При попытке чтения буфера в него копируется содержимое приемника, после чего становится доступным на внутренней шине. (Следует отметить, что для достоверного чтения посылки прежде необходимо проконтролировать наличие флага ovf от приемника.) Начало посылки обнаруживается триггером.
Функционирование любой вычислительной системы (в том числе на базе МК), как правило, предполагает обслуживание некоторого ряда событий. Ме сто и причина их возникновения могут быть достаточно разнообразными, однако эти события обладают одним общим свойством — момент их возник новения заранее неизвестен. В связи с этим, в вычислитель ной системе необходимо предусмотреть средства обнаружения этих событий с тем, чтобы по факту их обнаружения предпринять некоторые действия по их обслуживанию. При обслуживании события следует отложить ("пре рвать") выполнявшуюся программу и выполнить обслуживающую програм му, поэтому такие события называются прерывающими событиями.
Наиболее простым способом обнаружения прерывающих событий является периодическая проверка факта их возникновения программным способом, что имеет два существенных недостатка: снижение производительности вычислительной системы (некоторая часть программы будет отведена под перебор признаков возникновения собы тий); наличие задержки между моментом возникновения события и моментом его обнаружения (в ряде случаев, например в системах реального времени, принципиально недопустимая).
Исключение указанных недостатков возможно лишь в случае аппаратного обнаружения заданных прерывающих событий, что реализуется посредством системы обслуживания прерывающих событий (кратко — "система преры ваний"). Помимо обнаружения прерывающих событий, на систему прерыва ний возложен арбитраж событий для определения наиболее приоритетного из них.
Прерывающие события имеют и программную, и аппаратную природу:
к программным причинам возникновения прерывающих событий относят ся: попытка выполнения несуществующих команд (т. е. таких, чей КОП отсутствует в системе команд данного МК) или выполнение команд с не допустимыми данными (например, в случае деления на ноль);
к аппаратным причинам возникновения прерывающих событий относятся: готовность периферийных модулей (например, окончание преобразования в АЦП, переполнение таймера, прием посылки по последовательному пор ту и т. п.) и активизация сигналов, поступающих на МК извне от объекта управления (например, двоичный сигнал от датчика срабатывания испол нительного механизма).
Количество прерывающих событий ограничено (так, количество внешних прерывающих событий не может превышать числа линий ввода-вывода МК), поэтому все они могут быть индивидуально обнаружены аппаратными сред ствами. Напротив, действия по их обслуживанию определяются целевой функцией МК и могут быть достаточно разнообразными, в связи с чем пре рывающие события, как правило, обслуживаются программными средствами. Исключение составляют ситуации, связанные с пересылками данных (напри мер, помещение очередного результата аналого-цифрового преобразования в заданную ячейку массива данных), выполняемые по заранее заданной схеме действий аппаратно в режиме прямого доступа к памяти (ПДП) (модули об служивания такого типа называются PTS— Peripheral Transaction Servers — периферийные серверы транзакций).
Суть обработки прерывающего события сводится к следующим действиям:
обнаружение факта прерывающего события; установление необходимости реакции на него (т. к. не все из потенциально возможных прерывающих событий необходимы для реализации данной целевой функции МК, например, может не потребоваться обработка за проса прерывания от АЦП, работа с которым осуществляется путем вы держки паузы);
выполнение арбитража событий (в случае возникновения нового преры вающего события в момент обслуживания предыдущего прерывающего события, в зависимости от степени важности в них событий следует либо продолжить начатое обслуживание, либо прервать его, переключившись на обслуживание нового);
выполнение переключения программного контекста (сохранение состоя ния прерываемой программы и переключение на программу обслужива ния, адрес которой заранее однозначно сопоставлен типу прерывающего события (так называемый "вектор прерывания" или "точка входа в обра ботчик");
выполнение восстановления программного контекста (восстановление состояния прерванной программы и обратное переключение на нее).
Обобщенная схема системы прерываний показана на рис.
Обработка прерывающих событий от любого источника может быть индиви дуально запрещена ("замаскирована") записью лог. "0" в регистры масок (за исключением особо важных, так называемых "немаскируемых событий", для которых в регистре масок всегда занесена лог. " 1"). Кроме того, каждому ис точнику может быть сопоставлен один из К уровней приоритетов записью соответствующего кода в регистры приоритетов, управляющих коммутато рами входов приоритетного шифратора. (Так как количество прерывающих событий может превышать разрядность МК, то для индивидуального маски рования и кодирования приоритетов может требоваться несколько регистров; на рисунке показано по одному регистру масок и приоритетов.) Каждое пре рывающее событие запоминается в фиксаторе события своего типа. В случае наличия нескольких зафиксированных событий благодаря использованию приоритетного шифратора на вход памяти таблицы векторов будет подан код самого старшего прерывающего события, а на выходах таблицы будет нахо диться адрес точки входа в обработчик прерывающего события данного типа.
Перед занесением данного адреса в указатель команд процессора ядра МК необходимо выполнить микропрограмму сохранения контекста прерываемой программы. Для этого в модуле обработки прерывающих событий имеются регистр-указатель адреса ПДП (адресует ячейку области памяти данных), ре гистр данных ПДП (хранит содержимое адресуемой ячейки) и ОЗУ команд ПДП (хранит последовательность действий сохранения контекста). С их по мощью аппаратно считывается содержимое регистров контекста и сохраняет ся в специальной области памяти данных МК. Для того чтобы по окончании обработки прерывающего события вернуться к прерванному контексту, как минимум, необходимо сохранить указатель команд (остальные ресурсы могут быть сохранены программно в обработчике события). Как правило, для удоб ства сохранения и восстановления контекста используется стек.
По окончании обработки события (завершающегося, как правило, специаль ной командой, при выполнении которой процессор ядра посылает в систему управления обслуживания прерывающих событий специальный сигнал) в случаях однозначной и несложной обработки события (типа пересылки данных из ячейки в ячейку), такие действия могут быть выполнены пол ностью аппаратно, в простом режиме. При подготовке этих действий и ипициализации обслуживания прерывающих событий в ОЗУ команд ПДП ос новном программой записывается управляющий блок, описывающий буду щую процедуру аппаратных пересылок. Приблизительный формат управляющего блока таков: "начальный адрес источника данных", "начальный ад рес приемника данных", "количество повторений пересылок", "признак необходимости изменения адреса источника", "направление изменения адре са источника", "величина изменения адреса источника", "признак необходи мости изменения адреса приемника", "направление изменения адреса прием ника", "величина изменения адреса приемника". Используя эти поля, можно организовать одиночную и групповую пересылку данных по разным направлениям адресов в памяти и с различным шагом этих адресов.
Проектирование микроконтроллерных систем для специализированного технологического оборудования использующего источник концентрированных потоков энергии
Проектирование — комплекс мероприятий, обеспечивающих поиск техниче ских решений, удовлетворяющих заданным требованиям, их оптимизацию и реализацию в виде комплекта конструкторских документов и опытного об разца (образцов), подвергаемого циклу испытаний на соответствие требова ниям технического задания.
Процесс разработки любого изделия состоит из трех основных этапов: научно-исследовательской работы (НИР), опытно-конструкторской работы (ОКР); производства.
Все эти этапы входят в жизненный цикл изделия (рис.).
Этап НИР предназначен длг определения принципиальной возможности и целесообразности разработки системы; по окончании этапа либо осуществля ется постановка технического задания Т3 на ОКР, либо дается мотивиро ванное обоснование ее невозможности или нецелесообразности. Основными критериями оценки являются: величина ожидаемой прибыли, степень риска производителя, длительность жизненного цикла продукции, доступность не обходимых трудовых и материальных ресурсов, возможность производства по конкурентоспособным ценам и др.
Процесс выполнения НИР и ее основные стадии показаны на рис .
ТЗ описывает основное назначение, технические характеристики, показатели качества и технико-экономические требования, предъявляемые к системе.
После завершения НИР при условии положительных результатов анализа предложения на разработку проводятся опытно-конструкторские работы
Конструкторская документация, опытные образцы
Рис. . Жизненный цикл изделия
(ОКР). Основная задача ОКР — создание комплекта конструкторской доку ментации для серийного производства изделия.
Процесс выполнения ОКР и ее основные стадии показаны на рис.
Обеспечение производства включает в себя три составляющие:
конструкторское обеспечение (адаптация конструкторской документации ОКР к условиям конкретного серийного производства предприятия- изготовителя. Производится в соответствии с правилами "Единой системы конструкторской документации" (ЕСКД));
технологическое обеспечение (обеспечение технологической готовности предприятия к производству; разработка технологических маршрутов и процессов; сопровождение изготовления. Производится в соответствии с правилами "Единой системы технологической подготовки производства" (ЕСТПП));
организационное обеспечение (расчеты хода производства, загрузки обо рудования, движения материальных потоков; обеспечение кадрами, обо рудованием обо рудованием, материалами, полуфабрикатами, финансовыми средствами; проектирование участков и цехов, планировка расположения оборудо вания).
Вопросы сбыта продукции находятся в компетенции отделов рекламы и сбы та предприятия, изучаются в разделе "менеджмент" экономических дисцип лин и в настоящем пособии не рассматриваются.
Описание проекта, идем
|
подготовительная |
|
|
1 |
Г |
|
теоретическая |
|
|
1 |
Г |
|
экспериментальная |
|
|
1 |
|
|
аналитическая |
|
|
1 |
Г |
Специфика проектирования встраиваемых приложений
Обобщенная встраиваемая система управления на базе микроконтроллера, структура которой показана на рис. , включает в себя:
объект управления, содержащий исполнительные устройства, собственно объект или процесс, и систему датчиков, предоставляющих информацию об объекте управления;
микроконтроллерную систему управления, реализующую процесс управ ления объектом, заключающийся в сообщении объекту воздействий в со ответствии с алгоритмом решаемой задачи и информацией, поступающей с датчиков контролируемых величин и с пульта управления системой;
блок сопряжения с объектом управления, заключающий в себе унифици рованный набор элементов, реализующих функции согласования сигналов (как управляющих, так и информационных) стандартов микроконтроллер ной системы и объекта управления;
Рис. Структура системы управления на базе микроконтроллера
ЛЕКЦИЯ 11
СТАДИИ ПРОЕКТИРОВАНИЯ ВСТРАИВАЕМОЙ СИСТЕМЫ УПРАВЛЕНИЯ ТЕХНОЛОГИЧЕСКИМ ОБОРУДОВАНИЕМ
Рис. 1 Стадии проектирования встрвиваемой системы на бвзе МК
Пулыт оператора системы, предоставляющий пользователю возможность контролировать параметры процесса управления и вносить в него коррек тивы по своему усмотрению.
Разработка встраиваемых приложений на МК представляет собой совокуп ность ряда этапов (рис.).
Анализ предметной области и моделирование
Анализ ТЗ и предметной области — необходимый этап разработки любого изделия. Он проводится на начальной стадии проектирования при разработке технического предложения.
Целью анализа является генерация предложений по разработке структуры системы. Решение таких творческих задач основано на проводимых совмест но системно-структурном анализе и синтезе. Полнота синтеза определяется глубиной анализа, которая зависит от степени разработки ТЗ. Данный этап позволяет выявить особенности объекта управления и требования к системе управления и проводится общими для любых областей технического проек тирования методами системного анализа и моделирования.
Рассмотрим пример проведения моделирования.
Системе управления технологическим процессом необходимо поддерживать заданный уровень температуры
Для определения текущего значения температуры в системе имеется дат чик. Структура системы показана на рис.
Модель системы управления контролем температуры
Описание необходимых переменных:
Определение функций
аппаратного и программного o6ecпечения.
Разработка структурной схемы
Процесс разработки структурной схемы системы проводится путем последо вательного уточнения ее компонентов. На исходном этапе из ТЗ известны входы, выходы и управляющие воздействия на систему, поэтому проекти руемую систему можно представить в виде совокупности более простых под систем, связанных между собой входами, выходами и управляющими воздеприменяемых к конкретной подсистеме, начиная с подсистем, выходы которых являются выходами всей системы и заканчивая входными подсистем. Процесс повторяется до достижения элементарного уровня детализации представляющего систему состоящей из известных элементов, для которЫХ проведение дальнейшей декомпозиции нецелесообразной ствиями (рис.).
На элементарном уровне для каждого вида применяемых элементов выпол няется следующая процедура:
определяется множество М известных разновидностей элемента;
составляется иерархия требований ТЗ к элементам данного вида по крите рию принципиальности для разработки;
требованию а ставится в соответствие подмножество АсМ;
требованию b ставится в соответствие подмножество В с А;
требованию с ставится в соответствие подмножество С с: В;
процесс повторяется до удовлетворения всех требований.
Если мощность полученного множества превышает 1, то некоторые из требо ваний ТЗ могут быть превзойдены. Если пересечение является пустым мно жеством, значит, среди известных элементов нет удовлетворяющего всем требованиям ТЗ, и необходимо проведение дополнительной конкретизации данной подсистемы.
Методы синтеза делятся на эвристические (творческие) и формальные (мате матические). Как правило, эвристически предлагается общая структура сис темы, а формальными методами определяются конкретные технические ре шения. Соотношение формальных и эвристических методов зависит от слож ности системы и ее класса (наиболее формализованы методы синтеза комбинационных цифровых и линейных аналоговых схем, наименее — мето ды синтеза нелинейных и импульсных устройств).
Выбор конкретных технических решений математически представляет собой задачу оптимизации, для решения которой могут использоваться известные методы теории операций (вариационное исчисление, численные методы по иска, линейное и нелинейное программирование и др.).
При распределении функций между аппаратным и программным обеспечени ем следует исходить из того, что использование специализированных допол нительных больших интегральных схем (БИС) упрощает разработку и обес печивает высокое быстродействие системы в целом, но сопряжено с увеличе нием стоимости, объема и потребляемой мощности. Больший удельный вес программного обеспечения позволяет сократить число компонентов системы и стоимость ее аппаратных средств, но это приводит к снижению быстродей ствия и увеличению затрат и сроков разработки и отладки прикладных про грамм. При этом время жизни изделия, в котором большая часть функций реализована в программном обеспечении, многократно возрастает за счет то го, что срок морального старения изделия может быть существенно отодви нут. Программная реализация основных элементов алгоритма работы кон троллера допускает его модификацию путем перепрограммирования, в то время как возможность изменения уже существующей фиксации элементов алгоритма в аппаратуре контроллера практически отсутствует
Проектирование аппаратного обеспечения
Процесс проектрования аппаратного обеспечения состоит из нескольких эта пов
Выбор элементной базы
Одна из наиболее важных задач выбора элементной базы относится к выбору непосредственно микроконтроллера. Принятие решения о выборе, как прави ло, проводится на основании методики комплексного сравнения параметров микроконтроллеров по совокупности основных технико-экономических ха рактеристик.
Приведем одну из таких методик, базирующуюся на определении мульти пликативного оценочного функционала.
Пусть, исходя из предполагаемой области будущего применения, заданы сле дующие требуемые параметры микроконтроллерной системы: производи- (сльность— W, коэффициент запаса производительности— К, количество линий ввода-вывода — N, коэффициент запаса линий ввода-вывода— L, по- требляемая мощность— Р, массогабаритные показатели— S, стоимость — С,диапазон рабочих температур — Т и требования заказчика — U.
Необходимо из М имеющихся на рынке микроконтроллерных систем вы брать оптимальную с точки зрения удовлетворения указанным требованиям.
Решение задачи заключается в вычислении функционалов.
Микроконтроллер представляет собой логический автомат с высокой сте пенью детерминированности, в связи с чем число вариантов его системного включения невелико. Поэтому типовой состав аппаратных средств ядра любой МК-системы (МК, ПЗУ, ОЗУ, интерфейсные БИС, схемы синхрониза ции и системного управления) оформляется конструктивно в виде одноплат ных универсальных программируемых контроллеров, которые предназначе ны для встраивания в контур управления объектом или процессом. На некоторых моделях таких плат имеется так называемое монтажное поле пользователя, на котором он имеет возможность смонтировать свои специ фические схемы, такие как оптронные развязки, реле и т. п. Кроме того, на плате МК-системы может быть размещен источник электропитания. Пример реализации одноплатного МК показан на рис. .
Рис. . Внешним вид одноплатного контроллера
При использовании в системе управления такого одноплатного контроллера задача разработчика сводится к проектированию лишь специализированных схем сопряжения с объектом.
При выборе элементной базы для устройств сопряжения наиболее предпоч тительным является использование интегральных схем, а дискретные компо ненты выполняют вспомогательные функции. Элементы сравнивают по зна чению комплексного показателя качества Q, определяемого в виде совокупности нормированных значений частных показателей, взвешенной коэффициентами значимости. Так, например, для диода к частным пока зателям относятся значения прямого и обратного токов, обратного напряже ния, масса, рабочая температура. Для интегральных схем данным методом определяется серия.
Разработка принципиальных схем
Принципиальная схема аппаратной части системы разрабатывается по струк турной схеме на основе требований ТЗ и требований, предъявляемых разра ботчиком к каждому функциональному элементу. Эти требования определя ются нормативно-техническими документами, результатами экспериментов и испытаний, общими конструкторскими нормами и правилами с целью oipa- пичения, типизации и унификации изделия. Разработка принципиальной схе мы функционального элемента заключается в предложении схемы, удовле творяющей совокупности технико-экономических требований при макси мальной простоте и надежности.
При разработке МК-системы в состав аппаратных средств, как правило, вво дят элементы настройки, управления, контроля и защиты.
К элементам настройки относятся элементы, параметры которых могут быть вычислены в процессе производства с целью установления необходимого зна чения одного или нескольких параметров устройства. Элементы настройки используются в случаях, когда к допускам на выходные параметры функцио нальных элементов предъявляются жесткие требования, при дополнительных требованиях снижения стоимости системы и ее упрощения.
К элементам управления относятся элементы, параметры которых могут быть изменены в процессе эксплуатации с целью установления необходимого изменения одного или нескольких параметров устройства, для изменения от назначения системы (в многофункциональных системах), для включения резерва. В их число входят устройства регулировки, тумблеры, кнопки, сенсоры н др
К элементам контроля относятся микросхемы, предназначенные для передачи оператору ииформации о функционировании системы и в их число входят из мерительные приборы табло, панели, нндикаторы и т. д.
К элементам защиты относятся элементы, предназначенные для предотвра щения выхода из строя или гибели системы при отклонении значений внеш них параметров от допустимых, а также при возникновении аварийных ре жимов в самой системе по причине отказа ее частей. При производстве, эксплуатации и ремонте системы осуществляют контроль и настройку режимов работы ее цепей. Для этих целей на схеме определяют некоторую совокупность контрольных точек для подключения контрольно- измерительной и тестовой аппаратуры.
Расчет параметров элементов Основной задачей расчета является определение значений электрических па раметров элементов принципиальной схемы, обеспечивающих ее эффектив ную оптимизацию в дальнейшем. Задачу расчета полагают решенной, если определены номинальные значения всех пассивных компонентов, значения параметров схем замещения активных элементов, определены типы элемен тов при значениях выходных параметров, гарантирующих работоспособность системы в случайных условиях ее производства и эксплуатации.
При проектировании аппаратуры расчет наиболее часто выполняется в сле дующем порядке:
Ориентировочный расчет выходных параметров функциональных эле ментов.
Расчеты, позволяющие выбрать типы активных элементов (транзисторы, диоды, микросхемы).
Расчеты рабочих режимов активных элементов.
Расчет значений пассивных элементов, обеспечивающих выбранные ре жимы активных элементов.
Определение номинальных значений параметров пассивных элементов и выбор их типов.
Расчет выходных параметров системы и проверка их соответствия ТЗ.
Для любой аппаратной схемы существует некоторое множество подмножеств значений параметров компонентов, удовлетворяющее предъявляемым к ней техническим требованиям, т. к. вариации значений параметров могут ком пенсироваться и оказывать слабое влияние на выходные параметры.
Определение оптимального варианта производится путем вариации парамет ров: аналитически (формальными методами анализа), имитационно (с по мощью моделей на ЭВМ) или натурно (на макете).
Расчет аппаратуры носит итерационный характер. После выполнения ряда расчетных операций может возникнуть необходимость повторить предыду щие операции для улучшения режимов всей аппаратуры или ее части. На пример, расчет может показать необходимость введения дополнительных об ратных связей, что потребует новых расчетов.
Следует отметить, что расчетные значения элементов необходимо заменять номинальными величинами, соответствующими стандартным шкалам, т. к. вероятность совпадения расчетного и номинального значений мала.
Выбор элементов производится на основании анализа справочной докумен тации, при этом элементы должны соответствовать назначению, условиям эксплуатации и т. п. Элемент считается выбранным правильно, если номи нальные значения его параметров находятся в допустимых отношениях с расчетными, а будущие условия эксплуатации элемента (температурный режим, значения влажности, уровень вибраций и др.) соответствуют его за водским техническим условиям (ТУ)
Разработка печатных плат и макетирование
Высокая стоимость аппаратуры и ее относительно низкая надежность делают актуальными такие конструктивные решения, при которых замена некоторой части изделия была бы легко осуществима. В связи с этим практически все аппаратные решения для встраиваемых систем выполняются на печатных платах.
Печатная плата представляет собой пластину из электроизоляционного ма- териала, применяемую в качестве основания для установки и механическою укрепления элементов, а также для их электрического соединения посредст вом печатного монтажа. Наиболее часто печатные платы изготавливаются из стеклотекстолита, на поверхность которого наклеена металлическая фольга. В процессе обработки платы на ее поверхности создают монтажные и кре пежные отверстия и проводящий рисунок.
Применение печатных плат на производстве обеспечивает:
идентичность параметров монтажа;
высокую плотность размещения элементов;
возможность автоматизации монтажных, сборочных и контрольно -регулировочных процессов.
Существует несколько технологий изготовления печатных плат, которые сводятся либо к применению только механических (как разновидность элек- фомеханических — электроискровых) способов обработки, либо комбиниро ванных— фотохимических и механических.
При механическом способе изготовление происходит на одном станке и включает в себя следующие операции:
подготовка управляющего файла для станка с ЧПУ (топология платы пре образуется в команды фрезерования и сверления);
автоматическая сверловка заготовки;
фрезерование изолирующих каналов (для ускорения процесса проводится не удаление всех пробельных участков, а оконтуривание проводников, выделение их из слоя фольги);
металлизация переходных отверстий (путем вставок заклепок, втулок, впрыскивания электропроводящей пасты).
При химическом способе изготовление происходит на нескольких станках и включает в себя следующую последовательность операций:
Изготовление фотошаблонов. Рисунок чертежа проводников с помощью фотоплоттера переносится на прозрачную пленку — фотошаблон.
Сверление монтажных и переходных отверстий с помощью сверлильного станка с ЧПУ на основе информации об описании платы.
Экспонирование. Заготовка платы покрывается фоточувствительным ма териалом — фоторезистом (меняющим свою растворимость в зависимо сти от дозы поглощенного излучения), после чего она покрывается фото шаблоном и производится ее засветка мощным источником ультрафиоле тового излучения. После экспонирования засвеченный фоторезист удаляется растворителем. (Как вариант может применяться негативное экспонирование с последующей металлизацией лишь токопроводящих участков платы.)
Травление. Плата помещается в травильный раствор, который растворяет участки металлизации, не покрытые слоем фоторезиста. После травления на плате формируется готовый рисунок печатного монтажа.
Промывка и очистка.
Прессование многослойных плат, обрезка.
После изготовления платы в ряде случаев (при использовании компонентов для поверхностного монтажа) возможен автоматический монтаж элементов на плате с помощью робота-манипулятора (элементы фиксируются вязкой паяльной пастой на контактных площадках платы, после чего плата подвер гается термической обработке, под воздействием которой элементы припаи ваются к площадкам).
Параметры разрабатываемой аппаратной системы оптимизируют на ее физи ческой модели (макете), номинальные параметры элементов которой соот- ветствуют расчетным Задача макетирования состоит и в том, чтобы получить требуемые значения выходных параметров, установить необходимые режимы работы, исследовать влияние внешних факторов на функционирование аппа ратуры.
Экспериментальная отладка производится путем последовательного подбора параметров для каждого из функциональных элементов. Для сокращения сроков отладки необходимо применять методы планирования эксперимента, а также использовать оптимизацию на численных моделях с применением ЭВМ.
ЛЕКЦИЯ 12
СРЕДСТВА АВТОМАТИЗИРОВАННОГО ПРОЕКТИРОВАНИЯ АППАРАТУРЫ
В условиях возрастающей сложности аппаратуры ручное проектирование МК-систем практически не применяется; для проектирования используются системы автоматизированного проектирования (САПР).
Современные САПР решают задачи размещения элементов на плате, трасси ровки печатных проводников, формируют программы управления для стан ков ЧПУ, осуществляющих сверление отверстий, изготовление фотошабло нов, травление и другие операции. САПР существенно снижает затраты труп п обеспечивает высокое и стабильное качество проектирования.
В состав подавляющего большинства средств САПР входят (рис. ):
редактор принципиальных схем, позволяющий разработать чертеж схемы устройства;
библиотека параиетризируемых элементов, содержащая описание работы цифровых (вентили, регистры, счетчики, мультиплексоры, устройства па мяти и др.), аналоговых (резисторы, конденсаторы, дроссели, трансформа торы и др.) и смешанных (АЦП, ЦАП и др.) устройств;
редактор элементов, позволяющий сформировать описание отсутствую щего в библиотеке компонента;
редактор входных воздействий, позволяющий построить план проведения моделирования (в том числе, задать входные воздействия на систему);
подсистема моделирования, выполняющая моделирование работы спроек тированного устройства на основе его принципиальной схемы, библио течных данных о примененных в схеме компонентах и построенного пла на моделирования с выводом отчета о результатах моделирования;
подсистема разработки печатных плат, позволяющая определить опти мальные размеры печатной платы, расположение на ней элементов и рас положение соедини тельных проводников.
Рис. 1 Структура САПР электронных устройств
К числу таких систем относятся пакеты P-CAD, DesignLab, MicroCap и др.
Разработка программного обеспечения
Под программным обеспечением микроконтроллерных систем подразумева емся совокупность программ, используемых в процессе подготовки и реше ния задач на микроконтроллерных системах.
Структура программного обеспечения микроконтроллерных систем показана
на рис. .
В соответствии с выполняемыми функциями программное обеспечение (ПО) микроконтроллерных систем подразделяется на:
К системному ПО относятся программы, предназначенные для организации вычислительного процесса в микроконтроллерной системе и контроля се функционирования.
|
ПО МКС |
||||||||||
|
Системное ПО |
Инсгрументально® ПО |
Прикладное ПО |
||||||||
|
Операционные системы |
Сервисные г.рограммы |
- |
Задат чики |
|||||||
|
Трансляторы |
||||||||||
|
Библиотеки |
— |
— |
Измерители |
|||||||
|
программ |
- |
Р; вмещающие программы |
- |
Регуляторы |
||||||
|
-1 |
Программы диагностики |
- |
Средства отпадки |
- |
Драйверы |
|||||
Рис. . Структура ПО микроконтроллеочнх систем
К инструментальному ПО относятся программы, применяемые для разра ботки программного обеспечения микроконтроглерных систем.
К прикладному ПО относятся программы, реализующие целевую задачу управления микроконтроллерной системы.
Программное обеспечение, предназначенное для выполнения на данной мик- рокснтроллерной системе, называется резидентным программным обеспече нием. К резидентному ПО относятся системное и прикладное ПО, а также ряд программ инструментально, о ПО.
Программное обеспечение, предназначенное для работы с данной микроконтроллерной системой, но выполняющееся на системах, программно несо вместимых с данной, называется кроссовым ПО. К кроссовому ПО принад лежит ряд программ инструментального ПО.
Структура и функции системного ПО
При необходимости предоставления пользователю возможностей манипули рования ходом вычислительного процесса на микооконтроллерной системе (загрузка новых модулей из инструментальной системы, изменение содержи мого памяти данных и оперативной памяти программ, запуск модулей на вы полнение, управление обменом информацией в мультимикроконтроллерных системах) в состав программного обеспечения микроконтроллерной системы вводятся компоненты, обладающие способностью управления про цессом выполнения задач на основе команд оператора. Такие npoграммные системы, называемые операционными системами (ОС), содержат в своем со ставе: ядро, реализующее общую логику функционирования операционной системы (реакция на прерывания, исполнение команд и др.). модули диалога с пользователем (проведение которого предполагает наличие в составе микропроцессорной системы устройств ввода-вывода информации), модули управления задачами (загрузкой, выгрузкой, переключением между задачами в мультизадачных системах, определением достижения условий останова и др.), а также модули связи с внешними вычислительными системами (в мультимикроконтроллерных системах, в системах с инструментальными ЭВМ и др.) (рис. ).
Рис. Структура операционной системы МК
Для осуществления своих функций ядро операционной системы, передача управления на которое осуществляется в соответствии с определенными вре менными метками, должно использовать высшие приоритеты системы обра ботки прерываний (рис. ). В отличие от операционных систем, библиотеки подпрограмм непосредст венно не решают задачи управления вычислительным процессом, однако со держат набор функционально законченных модулей, выполняющих типовые действия по обмену информацией с устройствами ввода-вывода, математиче ские функции и т. п.
Программы диагностики выполняют проверку исправности микроконтрол лерной системы и ее составных частей. Проведение диагностических про цедур описано в
Структура и функции инструментального ПО
В состав инструментального ПО входят: сервисные программы, трансляторы, размещающие программы и средства отладки.
К сервисным программам относятся редакторы, библиотекари, информаци онно-обучающие программы и др.
Редакторы предназначены для подготовки исходных текстов программ мик роконтроллерной системы. Редакторы принимают исходную программу с некоторого устройства ввода-вывода (клавиатуры, дисковой памяти и пр.) и заносят в оперативную или дисковую память инструментальной ЭВМ. Для подготовки программ в инструментальных системах используются общеце левые редактирующие программы, которые могут использоваться для созда ния исходных программ на любом языке. Редактор оперирует с исходной программой как с текстом, не учитывая те синтаксические правила, которым должна удовлетворять программа.
Библиотекари предназначены для создания и ведения библиотек подпро грамм, реализующих типовые функции, часто применяемые в разработках. Библиотекари, как правило, имеют команды организации библиотеки, вклю чения и удаления программных модулей, получения информации о еодержа- щихся в библиотеке программных модулях.
Информационно-обучающие программы предназначены для начинающих пользователей и позволяют приобрести некоторые навыки применения инст рументальных систем.
Трансляторы преобразуют исходную программу, написанную на входном языке (в качестве которого, как правило, применяются ассемблер и ряд язы ков высокого уровня, в частности язык Си) в результирующую — так назы ваемую объектную программу на языке кодов команд микроконтроллера. Кроме объектной программы трансляторы выдают листинг программы, со держащий распечатку исходной и объектной программ, таблицы идентифи каторов, сообщения об ошибках и другие виды диагностической информа ции. Как правило, трансляторы обладают возможностью формировать объектную программу в перемещаемых адресах и обрабатывать внешние связи между программными модулями.
Размещающие программы преобразуют объектные программы к виду, непо средственно готовому к выполнению на микропроцессорной системе, и зано сят полученные программы в память микроконтроллерной системы (МКС). Процесс перевода объектных программ к виду, пригодному для исполнения, включается в преобразовании перемещаемого варианта объектной програм мы в вариант программы в абсолютных адресах. При необходимости уста новления связей между отдельными объектными модулями производится до полнительное редактирование внешних ссылок. Отметим, что сам процесс внесения программы в память микропроцессорной системы должен быть поддержан средствами как инструментальной вычислительной системы, так и самой МКС.
В качестве примера подобных систем можно привести пакет фирмы 2500 A.D. v4.02, включающий в себя макроассемблер Х8051 для МКС, совмести мых с однокристальными микро-ЭВМ семейства МК-51, библиотекарь и ре дактор связей, формирующий результирующие программы в ряде широко распространенных форматов.
Структура и функции прикладного ПО
Прикладное ПО, реализующее процесс управления объектом, как любая сиожная программная система, строится по модульному принципу, в соответ ствии с которым каждая функционально законченная программная единица оформляется в виде подпрограммы, обращение к которой возможно из других программных модулей (рис. ).
Задающие модули (задатчики) реализуют функцию, описывающую желаемое поведение объекта управления в виде набора ряда программнодоступных переменных управления. Информацию, необходимую для форми рования задающей функции (например, выбор типа функции) задатчик может получать от оператора либо генерировать самостоятельно на основе инфор мации об объекте управления. Функция, задающая желаемое поведение объ ема, может быть реализована либо путем математических вычислений, либо путем обращения к участку памяти, хранящему набор значений данной функции. Критериями выбора одной из методов служат необходимая точность и требуемая скорость вычислений
Рис. Организация взаимодействия прикладного ПО
Измерительные модули выполняют взаимодействие с аппаратурой датчиков объекта управления, предоставляя программам информацию о текущем со стоянии объекта управления в виде значения ряда программно-доступных переменных.
Регулирующие модули (регуляторы) предназначены для построения выда ваемого на объект воздействия на основе информации о требуемом поведе нии объекта управления и его реальном поведении. В настоящее время в рам ках теории автоматического управления разрабогано достаточно большое количество способов регулирования.
Драйверы объекта предназначены для преобразования информации об управ ляющем воздействии в управляющее воздействие того типа, которое соответ ствует объекту управления.
Так, например, для реализации управления частотой вращения шагового дви гателя с тахогенератором в роли датчика частоты, задатчик формирует тре- буемое значение частоты вращения (в оборотах в секунду), измеритель опре- деляет текущее значение частоты в тех же единицах, что задатчик, осуще ствляя пересчет показаний аналого-цифрового преобразователя в количество оборотов в секунду, регулятор определяет уровень воздействия на объект (например, путем вычислений функции пропорционального регулятора), а драйвер преобразует полученный уровень воздействия в сигналы коммутации фазовых обмоток шагового двигателя, следующие с частотой, определяю щейся информацией, полученной с регулятора.
Драйвер и измеритель принадлежат к объектно-зависимым компонентам прикладного ПО, а задатчик и регулятор— к объектно-независимым.
При смене объекта управления драйвер объекта также подлежит смене (в описанной системе замена шагового двигателя на двигатель постоянного гока потребует от драйвера объекта реализации управления, например, методом широтно-импульсной модуляции). При смене датчиков объекта замене подлежит измеритель.
Стадии разработки программного обеспечения
При проектировании программного обеспечения микроконтроллерных сис тем управления техническим объектом разработчику необходимо осуществить продвижение проекта через ряд стадий:
Постановка задачи.
Анализ проблемы и построение математической модели.
Построение алгоритмов решения задачи.
Проектирование программы, решающей поставленную задачу.
программирование задачи.
Проведение автономной oтладки
Проведение комплексной отладки.
8 Передача в эксплуатацию.
9 Сопровождение.
Первый этап предполагает формирование описания (на естественном языке либо на языке специальных символов) условий задачи и желаемого результа та. Как правило, постановка задачи представляется в виде технического за дания.
На втором этапе осуществляется построение математической модели того физического процесса, который описывается в постановке задачи.
На третьем этапе математическая модель представляется в виде, удобном для числовой оценки, и осуществляется выбор метода решения задачи. На двух первых этапах описывалась сущность, которую необходимо получить в про цессе проектирования, начиная с третьего этапа формируется способ реали зации этой сущности — алгоритм получения результата на основе исходных данных.
На четвертом этапе осуществляется проектирование программного комплек са, завершающееся разработкой спецификаций требований к составным час тям программного комплекса.
На пятом этапе выполняется собственно программирование, т. е. кодирова ние алгоритма с помощью выбранного языка программирования.
На шестом этапе выполняется автономная отладка каждой программы, вхо дящей в состав программного комплекса, т. е. достижение правильности реа лизации функции, возложенной на данную программу.
На седьмом этапе проверяется соответствие техническому заданию всего программного комплекса.
На восьмом этапе разработанный программный комплекс передается в экс плуатацию с изготовлением необходимой документации.
Процесс сопровождения (девятый этап) заключается в устранении обнару-, женных ошибок, в модификации и улучшении применяемых подпрограмм.
Следует отметить, что в микроконтроллерных системах заключительная пе редача в эксплуатацию разработанного программного комплекса требует проведения комплексной отладки аппаратного и программного обеспечения (см. рис. ).
Отладка
микроконтроллерных систем
Под отладкой понимается процесс поиска, обнаружения и исправления оши бок в разрабатываемой системе.
Отладка микроконтроллерных систем включает в себя стадии отладки аппа ратных средств, программных средств, а также комплексную совместную отладку аппаратуры и программного обеспечения.
ЛЕКЦИЯ 13
СРЕДСТВА И МЕТОДЫ ОТЛАДКИ АППАРАТУРЫ МКС
Дня проведения отладки аппаратных средств микроконтроллерных систем применяются аппаратные и программные средства отладки (рис. ).
Рис. 1 Средства оглядки аппаратуры
Программные системы моделирования аппаратных средств позволяют иссле довать работу аппаратной части микроконтроллерной системы и выявить ошибки в функционировании аппаратуры без проведения трудоемкого маке тирования.
Как отмечалось, одной из компонент современных систем проек тирования аппаратных средств является подсистема моделирования, выпол няющая моделирование работы спроектированного устройства на основе его принципиальной схемы, библиотечных данных о примененных в схеме ком понентах и построенного плана моделирования.
При разработке пользовательских устройств (как правило, это устройства со пряжения с объектом) проведение отладки путем моделирования и сопостав ления его результатов с требуемым поведением системы позволяет сущест венно сократить трудозатраты и временные потери.
По окончании этапов моделирования и разработки принципиальной схемы аппаратного обеспечения и формирования топологии платы выполняется по строение макета системы и проводится автономная отладка аппаратуры.
Общетехнические средства отладки аппаратуры
В состав общетехнических средств отладки входят контрольно-измеритель ные приборы, предназначенные для использования в любых электрических схемах. К их числу относятся мультиметры, частотомеры и осциллографы.
Мулытшетр предназначен для измерения постоянных и переменных перио дических напряжений и токов, а также значений сопротивлений, емкостей и индуктивностей. С помощью мультиметра выявляются ошибки в проектиро вании блоков электропитания (в частности, ситуации несоответствия уровня питающего напряжения номинальному диапазону питающих напряжений микросхем), а также факты ошибок монтажа — обрывы и замыкания провод ников.
Частотомер предназначен для определения значений частоты следования периодических сигналов. С помощью частотомера выявляются ошибки про ектирования блока системной синхронизации.
Осциллограф предназначен для регистрации электрических сигналов в виде графика функции зависимости уровня сигнала от времени. С помощью ос циллографа выявляются сбои в работе устройств синхронизации, фиксируют ся факты гонок (непредусмотренных задержек одного сигнала по отношению к другому в связи с различным распространением сигналов в схеме) и т. п.
Особенности микроконтроллерных систем управления (параллельное пред ставление информации, высокая скорость смены состояний и т. п.) ограничивают область применения общетехнических средств отладки и число разре шаемых с их помощью задач, в связи с чем в микроконтроллерных системах широко применяются специализированные средства.
Логические пробники
В современных цифровых системах, как правило, применяется двоичная сис тема счисления, в связи с чем для задания цифровых сигналов применяется цва уровня напряжения — высокий и низкий, разделенные зоной неопреде ленности. Уровень напряжения цифрового сигнала номинально соответствует одному из разрешенных уровней. Его переход в зону неопределенности сви детельствует о ненормальной работе участвующих в его формировании эле ментов и воспринимается как заранее непредсказуемое цифровое значение. Так, для TTJl-входа область логического нуля лежит в диапазоне 0...0,8 В, а область логической единицы — в диапазоне 2..,5В.
, Рис. . Внешнии вид логическог о пробника
Структурная схема логического пробника показана на рис. , а его внешний вид — на рис. .
С помощью источника опорного напряжения— ИОН и компараторов К1 и К2 выявляются следующие ситуации:
уровень напряжения входного сигнала более 2 В; П уровень напряжения входного сигнала менее 0,8 В;
уровень напряжения входного сигнала лежит в диапазоне от 0,8 до 2 В.
В указанных случаях активизируются соответствующие индикаторы логиче ского пробника. Схема расширителя импульсов РИ позволяет отобразить си туацию прохождения высокочастотных импульсов.
В микроконтроллерной системе логический пробник применяется для про верки питания микросхем, определения логических уровней сигналов в раз личных участках схемы, установления наличия импульсов в цепях, определе ния целостности проводников.
Логические пульсаторы
Для анализа работы цифровой схемы в ряде случаев необходимо определить поведение системы в ответ на некоторое воздействие, формируемое внешни ми по отношению к системе элементами и подаваемое на вход интересующе го элемента. Логические пульсаторы используются для введения в узел мощ ных (током до 1 А) коротких (длительностью до 100 нс) импульсов, перево дящих его из одного логического состояния в другое, а затем возвращающие в первоначальное состояние. Параметры вводимого импульса таковы, что не повреждают цифровую схему, в связи с чем логические пульсаторы можно использовать для анализа без демонтажа элементов.
Структурная схема логического пульсатора показана на рис. 4.4.
Рис. Структурная схема лог ического пульсатора
Пользователь может задать несколько режимов работы пульсатора. Как пра вило, в их число входят:
формирование одиночного импульса;
формирование непрерывной последовательности импульсов с заданной частотой;
формирование пакета заданного количества импульсов заданной частоты.
С помощью логического пульсатора легко установить счетчики в требуемое состояние, чтобы затем проследить работу системы с данного момента.
В совокупности с логическим пробником логический пульсатор позволяет контролировать целостность проводников и работу отдельных узлов системы гак, как показано на рис..
|
Логический |
Контролируемый |
Логический |
||
|
пульсатор |
узел |
пробник |
Рис. Совместное использование логического пробника и логического пульсатора
Индикаторы тока
В ряде случаев для анализа работы цифровой схемы необходимо определить наличие протекания тока в проводнике. Для этих целей применяется индика тор тока, работа которого основана на явлении электромагнитной индукции.
Устройство индикатора тока показано на рис. .
Чувствительность
Рис. . Устройство индикатора тока
Интенсивность свечения индикатора устройства пропорциональна величине скорости изменения тока в проводнике, над которым располагается катушка индуктивности индикатора тока. Задание чувствительности индикатора тока позволяет определить относительные величины протекающих в отлаживае мом уст ройстве токов.
В совокупности с логическим пульсатором индикатор тока позволяет контро лировать целостность проводников и работу отдельных узлов системы так, как это показано на рис. . Принцип отладки заключается в том, что при наличии замыканий проводников или неисправных элементов с пробоем вы ходных каскадов путь основной части тока отличается от предполагаемого.
Рис. Совместное использование логического пульсатора и индикатора тока
Средства и методы отладки программного обеспечения
По завершению стадии программирования микропроцессорной системы про цесс разработки программного обеспечения переходит на следующую ста дию — стадию отладки, во время которой выявляются семантически невер ные с точки зрения управления объектом конструкции программного обеспе чения.
На данном этапе могут применяться программные и программно-аппаратные средства (рис. ).
Отладчики
Отладчик представляет собой резидентную программу, выполняющую сле дующие действия:
запуск программы на выполнение с указанного адреса;
приостановка выполнения программы по достижении одной из заданных команд или при выполнении заданного условия;
вывод на пульт оператора содержимого требуемой области памяти и/или регистров процессора;
изменение с пульта оператора содержимого требуемой области памяти и/или регистров процессора.
|
Средства отладки программного обеспечения |
||
|
Программные |
Программно- аппаратные |
Более сложные отладчики позволяют получать текущую информацию о ходе вычислительного процесса (адреса контрольных точек, содержимое стековой памяти) и контролировать действия выполняемой программы на допусти мость.Отметим, что для использования отладчика в МК-системе необходимо нали чие средств взаимодействия с оператором (табло, клавиатура и т. п.).
вывод на пульт оператора содержимого требуемой области памяти и/или регистров процессора;
изменение с пульта оператора содержимого требуемой области памяти и/или регистров процессора.
Программные модели
Программная модель (симулятор) представляет собой комплекс программ, размещаемый на инструментальной ЭВМ, позволяющий моделировать рабо ту микроконтроллерной системы, для которой производится разработка про граммного обеспечения, непосредственно на ЭВМ. Для этих целей каждая команда для процессора микроконтроллера заменяется набором команд инст рументальной ЭВМ, выполняемых над областью данных, имитирующей про странство памяти микроконтроллерной системы (рис. ).
Отладчики
Эмуляторы ПЗУ
Программные
модели
Программаторы ПЗУ
Программа, пройдя стадию трансляции, обработанная редактором связей и превращенная в двоичный или шестнадцатиричный формат, поступает на вход программной модели. В процессе отладки оператор имеет возможность запускать и приостанавливать выполнение программы, наблюдать за содер жимым симулируемой памяти, контролировать и задавать состояние перифе рийных узлов симулируемой микрокоптроллерной системы.
Эмуляторы ПЗУ
Аппаратура эмулятора ПЗУ наиболее простого средства отладки про граммного обеспечения (рис. ) она имеет в своем составе блок оператив ной памяти, подсоединяемый на место внешней памяти программ отлажи ваемой микроконтроллерной системы, устройство управления, а также сред ства связи с инструментальной ЭВМ. Такой комплекс пригоден для отладки микроконтроллеров с внешней памятью программ.
Программное обеспечение инструментальной ЭВМ позволяет заносить в па мять эмулятора пользовательские программы.
Взаимодействуя с программным обеспечением эмулятора ПЗУ, пользователь обладает возможностью указать файл, содержащий исполнимый код про граммы, размещаемой в эмулируемом ПЗУ.
Эмулятор принимает от инструментального ПО ЭВМ адреса, по которым в ОЗУ следует разместить данные, представляющие собой исполнимый код программы, а также сами данные. Установив необходимые сигналы на входах ОЗУ, эмулятор заносит информацию в требуемую ячейку.
По окончании размещения профаммы в ОЗУ эмулятор подключает к нему линии микроконтроллерной системы, позволяя микроконтроллеру работать с хранимой в ОЗУ информацией.
При обнаружении ошибок в исполняемой программе производится возврат на предыдущие этапы разработки (анализ предметной области, алгоритмизацию или программирование), после чего программа с внесенными в нее измене ниями вновь заносится в оперативную память эмулятора ПЗУ для исполне ния. Подобная тактика проведения отладки не требует выполнения циклов стирания предыдущей версии программы из ПЗУ, что сокращает временные затраты и сохраняет ограниченные по числу циклов стирания-записи ресурсы ПЗУ микроконтроллерной системы.
Программаторы
Как уже отмечалось ранее, завершающим этапом проектирования программ пою обеспечения, позволяющим осуществить переход к комплексной отлад ке аппаратуры и программного обеспечения, является размещение разработанной программы в постоянной памяти микропроцессорной системы, как и предполагается для конечного изделия.
Приведем классификацию устройств постоянной памяти:
По по отношению к микросхеме микроконтроллера: внешняя и внутренняя-,
По количеству допустимых циклов "стирание— программирование": од нократно программируемая и многократно программируемая
По способу доступа: последовательная и параллельная.
Программаторы позволяют выполнять размещение пользовательских про грамм в различных по приведенной классификации типах постоянной па мяти.
Таким образом, программатор позволяет, с одной стороны, выполнить подго товку финальной версии ПО, а с другой стороны — провести заключитель ный этап отладки ПО в реальном аппаратном окружении.
Структура и внешний вид программатора показаны на рис. и
Рис. Структурная схема устройства программатора
Рис. Внешний вид программатора
Взаимодействуя с программным обеспечением программатора, пользователь обладает возможностью указать:
режим работы программатора: чтение ПЗУ, программирование, верифика ция;
файл, содержащий исполнимый код программы, размещаемой в програм мируемом ПЗУ (для режима программирования и верификации), либо файл, в который будет помещаться информация из ПЗУ (для режима чтения);
алгоритм программирования ПЗУ (щадящий, нормальный и пр.).
Программатор принимает от инструментального ПО ЭВМ команды (указания пользователя) и информацию, предназначенную для размещения в памяти ПЗУ.
Внесенная в память микроконтроллерной системы программа исполняется в реальном аппаратном окружении в реальных временных режимах. Несмотря на го, что, как и в случае эмулятора ПЗУ, возможности отладки программного обеспечения ограничены, возможности комплексной отладки аппаратуры и программного обеспечения с программатором шире, чем с эмулятором, т. к. в данном случае временные характеристики доступа к внешней памяти соответствуют характеристикам конечного изделия.
Методика отладки программного обеспечения
Как следует из статистических данных, на стадиях проектирования про граммного обеспечения допускается порядка 60% всех ошибок проекта, при ходящихся на программное обеспечение, и около 40% ошибок допускается на стадии реализации. При этом в процессе отладки обнаруживаются лишь 40% допущенных ошибок, а 60% допущенных ошибок выявляются в процессе эксплуатации программного комплекса. В соответствии со статистикой, ве роятность правильного исправления ошибок со временем снижается, а стои мость данного исправления возрастает .
В отличие от аппаратного обеспечения, надежность достоверного функцио нирования которого со временем снижается, ненадежность программного обеспечения является следствием внесения в него на этапе разработки оши бок. По мере их обнаружения и исправления надежность программного обес печения повышается, однако, как правило, частота отказов в программном обеспеченйи не снижается до нуля, а колеблется вблизи некоторого устано вившегося значения, что объясняется теоретической возможностью внесения в программное обеспечение новых ошибок при попытке исправления старых
В зависимости от объекта отладки различают синтаксическую и семантиче скую отладку. Синтаксическая отладка предназначена для выявления в про грамме конструкций, не соответствующих синтаксису применяемого языка программирования. Вопросы синтаксической отладки изучаются в теории формальных грамматик и теории языков и в настоящее время реализованы в транслирующих системах инструментального программного обеспечения.
Целью семантической отладки является выявление и корректировка в про грамме ошибок, не позволяющих программе выполнять заданную функцию
преобразования входных данных в выходные. Этап семантической отладки проводится по завершению этапа синтаксической отладки.
Существует несколько способов классификации методов семантической отладки программного обеспечения.
Приведем два способа классификации:
по способу получения результатов выполнения программы: статические методы (не требующие выполнения программы в процессе ее отладки) и динамические методы (требующие выполнения программы в процессе от ладки);
по характеру воздействия на исходный текст программы: разрушающие (предполагающие модификацию исходною текста с целью введения отла дочных операторов, процедур, макрокоманд и др.) и неразрушающие (не предполагающие модификации исходного текста программы).
Эффективность применяемых методов отладки программного обеспечения оценивается по степени отлаженной программы и стоимостью обнаруже ния ошибки.
Степень отлаженности программы в зависимости от специфики задачи, решаемой отлаживаемой программой, и требований к этой программе может выражаться в следующем виде:
количество выявленных ошибок в программе;
количество оставшихся ошибок в программе;
среднее количество оставшихся ошибок в программе, приходящихся на с то операторов исходного текста;
количество пройденных при тестировании ветвей или операторов про- граммы;
среднее время наработки программы на отказ;
число ошибок, обнаруживаемых за постоянное время в режиме эксплуата ции программы;
прочие оценки.
Стоимость обнаружения ошибки оценивается на основе затрачиваемых на обнаружение временных, стоимостных, материально-технических ресурсов.
Для обнаружения ошибки в программном обеспечении на основе текста про граммы и представления об алгоритме решения задачи программисту следует выполнить анализ некоторой совокупности объектов программы (перемен ных, операторов, управляющих и информационных связей между ними), объ ем которой может быть достаточно велик. Особенности психологического восприятия информации человеком накладывают ограничения на количество одновременно воспринимаемых объектов на уровне 5...9 объектов.
Используемые методы отладки служат для автоматизированного выделения необходимой для обнаружения ошибки информации и представления ее в виде, удобном для восприятия человеком. При этом процесс отладки является итерационным, на каждом этапе которого программист воспринимает огра ниченный объем информации о программе, позволяющий сделать некоторые частичные обоснованные выводы об ошибке и определить направление со кращения информации на последующих итерациях процесса отладки.
Таким образом, задача отладки сводится к построению процедур сокращения объема информации о программе до уровня, на основе которого программист в состоянии сделать обоснованные выводы относительно наличия или отсут ствия ошибки в программе, а в случае наличия — о ее характере и местопо ложении. При этом процедуры должны обеспечивать наибольшую степень отлаженности программы и наименьшую стоимость обнаружения ошибки.
Исходя из сути семантических ошибок, процесс отладки программ любым методом сводится к следующей схеме:
формирование гипотезы о наличии в программе ошибки;
преобразования входных данных в выходные. Этап семантической отладки проводится по завершению этапа синтаксической отладки.
формирование на базе внешнего по отношению к программе источника информации описания функций программы;
формирование на основе самой программы описания выполняемых ею функций;
выполнение сравнения двух полученных описаний;
построение на основе проведенного сравнения заключения об отсутствии или наличии ошибки, ее характере и местонахождении.
Таким образом, для поиска семантических ошибок в программе необходимо внешнее по отношению к самой программе описание решаемой задачи.
Средства и летоды комплексной отладки микроконтрсллерных систем
К средствам отладки, позволяющим проводить совместную отладку аппара туры и программного обеспечения, относятся логические анализаторы, внут рисхемные эмуляторы и интегрированные среды отладки. Все эти средства являются сложными программно-аппаратными комплексами, решающими достаточно широкий круг задач отладки.
Логические анализаторы
Во многих случаях для анализа работы вычислительной системы необходимо зафиксировать изменяющийся с высокой частоюй информационный поток нескольких линий на протяжении нескольких циклов работы вычислительной системы. Для этих целей применяются логические анализаторы. Типовая структура данного средства отладки показана на рис. а его внешний вид — на рис..
При использовании логического анализатора его входы подключают к кон тролируемым точкам вычислительной системы и проводят его программиро вание. При программировании логического анализатора задаются:
метод формирования тактовых импульсов регистрации событий во внут ренней памяти анализатора (от внутреннего генератора, от внешней цепи, коэффициент деления частоты тактовых импульсов);
признаки событий формировгние которых активизирует процесс фикса ции состояний отлаживаемой вычислительной системы в памяти анализа тора (значения или диапазон значений контролируемых шин, тип собы тия — запускающее процесс per ис грации или останавливающее его);
количество предзапусков логического анализатира (указывает, какое ко личество регистрационных отсчетов анализатора предшествующих появ лению запускающих событий, следует сохранить в памяти).
Рис. . Внешний вид логического анализатора
Скопленные измерения могут быть представлены различными способами:
Логические анализаторы позволяют подсчитывать количество событий за данного типа, произошедших за интервал измерения, определять временные параметры сигналов, фиксировать и отображать помехи (импульсы с дли тельностью менее минимально допустимой, заданной пользователем) в кон-, тролируемых цепях.
Используемые в настоящее время логические анализаторы позволяют кон тролировать одновременно до 150 точек схемы, обладают емкостью памяти
Рис. 4.20. Пример блок-схемы отлаживаемой программы
до 32 Мбайт на канал и позволяют фиксировать состояние контрольных то чек с периодом от единиц секунд до долей наносекунд. Популярны логиче ские анализаторы фирмы Hewlett-Packard.
Рассмотрим методику использования логического анализатора при отладке на реальной аппаратуре программы, схема работы которой показана на рис..
Допустим, исследователя интересует решение задачи в момент передачи управления от команды "А 5" к команде "А6" после двух повторений внешне го цикла "Al"—"А9" и восьми повторений внутреннего цикла "А2"—"А7". Для запуска в этой области программы необходимо сформировать следующее условие запуска:
обнаружить "А1" 2 раза ;
обнаружить "А2" 8 раз;
обнаружить последовательность адресов "А5" и "А6", идущих подряд.
Внутрисхемные эмуляторы
Одним из главных обстоятельств, затрудняющих отладку микроконтроллер пых систем, является недоступность внутренних элементов микросхемы мик роконтроллера для прямого контроля и воздействий во время работы про граммы. Контроль и воздействия можно осуществлять лишь косвенно, путс м передачи информации от внутренних элементов схемы во внешнюю среду (при контроле) и извне во внутренние элементы (при управлении) с помощью специальных подпрограмм по факту появления некоторых событии.
Вследствие сложности микроконтроллера, а также в связи с необходимостью такой реализации подпрограмм, при которой не нарушается ход основного вычислительного процесса, для реализации указанных действий требуются иачительные временные и программно-аппаратные ресурсы системы.
Для преодоления указанных трудностей применяются внутрисхемные эмуля торы.
При использовании внутрисхемного эмулятора микроконтроллер извлекается из панели своего разъема и на его место с помощью кабеля подсоединяется аппаратура внутрисхемного эмулятора. Внутрисхемный эмулятор полностью шменяет микроконтроллер отлаживаемой системы, сохраняя при этом доступ пользователя ко всей информации о внутреннем состоянии контроллера и его памяти посредством инструментальной ПЭВМ (рис. ).
Внешний вид платы микроконтроллерной системы с извлеченным МК и под соединенным через его разъем внутрисхемным эмулятором показан на рис... Существуют варианты исполнений эмулятора в виде платы расши рения инструментальной ЭММ
Внутрисхемный эмулятор выполняет следующие функции:
управление ходом вычислительного процесса (выполнение инициализации программно-доступных элементов микроконтроллера, исполнение про граммы по шагам по условиям и т. п.);
сбор информации о ходе вычислительного процесса и ее передача в инст рументальную ЭВМ для последующего анапиза.
Внутрисхемный эмулятор включает в себя следующие блоки:
Рис. . Внешний вид внутрисхемного эмулятора
функциональный аналог замещаемого МК с дополнительными портами для служебных обращений к внутренним ресурсам МК;
устройства, повторяющие отдельные внутренние узлы системы, что делает их доступными для управления и контроля со стороны инструментальной ЭВМ,
схемы распознавания событий в системе;
память логических последовательностей состояний в системе;
средства связи с инструментальной ЭВМ.
Внутрисхемный эмулятор может работать в следующих трех режимах:
опроса;
пошагового исполнения;
эмуляции исполнения программы в реальном времени
В режиме огроса отлаживаемая программа остановлена, и оператору системы представляется возможность, применяя инструментальную ЭВМ, считавать состояние программно-доступных элементов микроконтроллера и занести в них новую информацию.
В режиме пошагового выполнения исполняется одна команда отлаживаемой программы, после чего осуществляется переход в режим опроса, при этом происходит передача информации о состоянии вычислительного процесса в инструментальную ЭВМ. Режим пошагового исполнения позволяет прово дить отладку выполняемой программы с учетом ее текущего состояния и от лаживать аппаратуру разрабатываемой системы. Недостатком режима явля ется то, что отлаживаемый комплекс не функционирует в реальном времени, т. к. обмен внутрисхемного эмулятора с инструментальной ЭВМ требует до полнительных временных затрат, в связи с чем ошибки, сзязанные с наруше нием временных соотношений между электрическими сигналами (входными, выходными, входными и выходными) могут остаться невыявленными.
Для исследования разрабатываемого комплекса в реальном времени приме няется третий режим работы внутрисхемного эмулятора, в котором он вы полняет программу, не выполняя обмена данными с инструментальной ЭВМ
Выход из режима осуществляется при достижении заданных событий, анало гичных управляющим событиям логического анализатора (выполнение за данного числа шагов, появление заданной комбинации на шинах системы, появление заданной последовательности таких комбинаций). Так как процесс обнаружения заданных событий осуществляется аппаратными средствами внутрисхемного эмулятора, то скорость этого процесса достаточна для со хранения режима реального времени. Однако сервисные возможности режи ма невелики.
Интерфейс программного обеспечения инструментальной ЭВМ, предназна ченного для работы с внутрисхемным эмулятором, близок к интерфейсу про граммных моделей микроконтроллерных систем (см. рис. ).
Внутрисхемные эмуляторы имеют два типа погрешностей: электрофизиче ского замещения (связана с наличием буферов между имитирующим кон троллером и магистралью отлаживаемой системы) и управления (связана с необходимостью при возврате в режим опроса выполнения служебных про цедур, во время исполнения которых возможны появления внешних преры ваний, изменяющих ход выполнения служебных процедур и т. п.).
Интегрированные системы разработки
Интегрированные системы разработки - программно-аппаратные системы, предоставляющие возможность проведения программного проекта по всем стадиям разработки: от создания исходного текста программы до отладки программно-аппаратного комплекса.
В состав программного обеспечения интегрированных сред (рис.) вхо дят:
редактор исходных текстов;
транслятор;
программная модель;
размещающая программа;
средства отладки программного обеспечения в реальных условиях экс плуатации;
справочная подсистема.
С применением интегрированных сред возможно проведение интерактивной отладки программы, функционирующей на микроконтроллерной системе. При этом на инструментальной ЭВМ формируется управляющее воздейст вие, выдаваемое в микроконтроллер по ходу выполнения пользовательской программы. Использование внешних воздействий позволяет исследовать по ведение программно-аппаратного комплекса без внесения каких-либо изме нений в текст отлаживаемой программы (задание новых значений при ини циализации, запуск управляющих подпрограмм в иной последовательности и т. п.).
В состав аппаратного обеспечения интегрированных систем разработки вхо дят так называемые отладочные платы, представляющие собой аппаратные платформы типовой конфигурации в ряде случаев дополненные набором периферийных элементов (клавиатура, индикаторы и т. п.) и допус кающие возможность установки пользовательских подсистем (устройств со пряжения и т. п.).
Интегрированная система разработки позволяет провести полный цикл про ектирования системы, в результате которого формируется целевая микроконтроллерная система, способная функционировать в автономном режиме.
Интегрированные системы разработки некоторых фирм (в частности, система Visual Micro Lab) позволяют проводить моделирование типовых элементов систем управления (логических элементов, индикаторов, пассивных компо нентов), подключенных к микроконтроллеру, тем самым повышая надеж ность разрабатываемого программного обеспечения.
В некоторых интегрированных системах (например, DАE— Digital Appli cation Engineer) справочная подсистема обладает возможностью по командам пользователя, специфицирующим типовые режимы работы блоков микро контроллера, автоматически г енерировать фрагменты текста разрабатываемо го программного обеспечения.
Следует отметить, что дополнительные сервисные режимы, несмотря на не сомненное удобство и привлекательность, носят вспомогательный характер и предназначены скорее для начинающих разработчиков. Профессиональная разработка МК-систем предполагает наличие глубоких знаний и практиче ских навыков, получить которые можно лишь при кропотливом самостоя тельном освоении предметной области.
Интегрированные среды разработки выпускаются фирмами Keil, Tasking Software и рядом других.
Диагностирование микроконтроллерных систем
Под диагностированием понимается процесс поиска и обнаружения в разра ботанной и отлаженной системе ошибок, вызванных неисправностями в ап паратном обеспечении.
Как уже отмечалось ранее, ненадежность программного обеспечения микро контроллерных систем объясняется наличием в нем ошибок, внесенных на i гадии проектирования. При проведении отладки надежность программного обеспечения повышается.
Аппаратура микроконроллерных систем имеет иную зависимость частоты отказов от воемени (рис. ).
Частота
Рис. Зависимость надежности аппаратуры микроконтроллерных систем от времени
Участок 1 графика характеризуется достаточно высокой частотой отказов, вызванных дефектами производства (некачес гвенное выполнение герметиза ции корпусов интегральных схем, ненадежность внешних соединений и г п.). Период приработки длительностью около 100 часов, как правило, вызывает отказы в критичных элементах, которые успешно прошли стадию выбраков ки на производстве. Участок 2 характеризуется относительно малой частотой отказов, вызванных естественным износом элементов. Протяженность участка определяется средним сроком службы изделия. Участок 3 графика характеризуется ростом частоты отказов. Электрические нагрузки на электронные элементы в течение срока службы увеличивают степень износа, а вместе с этим и вероятность отказа изделия. Электрические перегрузки ускоряют темпы износа элемента. Подверженность элемента виб рациям в течение срока службы увеличивает вероятность появления отказов в соединениях.
На этапе эксплуатации микроконтроллерных систем для обеспечения воз можности реализации ими целевой функции необходимо выявлять факты ошибок в их работе, определять место возникновения ошибки и ее причину и производить ликвидацию ошибки и, возможно, ее последствий. Часто повто ряющиеся ошибки, вызванные недостаточно качественным проектированием системы, целесообразно устранять путем перепроектирования системы или ее отдельных узлов.
Функциональное и тестовое диагностирование систем.
Функциональное диагностирование осуществляется в процессе использова ния системы по ее целевому назначению, при этом на входы системы пода ются лишь рабочие воздействия.
Тестовое диагностирование проводится путем перевода системы в особый режим, при этом на входы системы подаются специальные тестовые воздей ствия.
На рис. и показаны схемы подготовки и проведения функционального и тестового диагностирования.
Модель функционирования микроконтроллерной системы, сформированная на этапе проектирования на основе технического задания, математической модели решаемой задачи, алгоритма решения задачи, принципиальных схем аппаратного обеспечения, исходных текстов программ и собственных пред ставлений разработчика о системе, служит основой для подготовки и прове дения диагностирования.
На базе модели функционирования строится модель возможных неисправно стей микроконтроллерной системы, отражающая причины неверного функ ционирования системы и способы их проявления.
Для поступающих на систему входных воздействий (рабочих в случае функ ционального диагностирования и синтетических, построенных на базе ука занных моделей в случае тестового диагностирования) строятся эталонные реакции системы, сравниваемые с регистрируемыми выходными реакциями
Рис. Схема подготовки и проведения функционального диагностирования
Средства диагностирования микроконтроллерных систем
Для проведения диагностирования применяются программные, аппаратные и программно-аппаратные средства (рис).
Средства диагностирования
Программные средства диагностирования
Программные средства диагностирования, являющиеся частью системного ПО представляют собой резидентные программы. При прове дении диагностирования программными средствами следует иметь в виду, что достоверность диагностирования зависит от исправности некоторой час ти микроконтроллерной системы, достаточной для проведения диагностиро вания.
Тест исполнительного блока микроконтроллера предназначен для выявления неисправностей механизмов управления и обработки данных блока выполне ния команд. Тест реализуется путем исполнения команд с заранее определен ным результатом их выполнения и последующего сравнения вычисленных результатов с эталонными. В качестве результатов в зависимости от типа проверяемой команды могут выступать содержимое ячейки памяти, флаги слова состояния программы, адрег перехода и т. п. Такие гесты могут состо ять из детерминированной последовательности команд либо представлять собой псевдослучайные генерируемые последовательности. Одной из про блем при организации тестирования данного блока является проблема выяв ления чувствительности к определенным последовательностям команд.
Тесты памяти (ПЗУ и ОЗУ) предназначены для выявления (Ьакта искажения хранимой в памяти информации по причине неисправностей, связанных с дефектами физической структуры элементов памяти (пробои на шины питания, взаимное влияние ячеек и др.).
Тест ПЗУ реализуется с помощью определения контрольной суммы его со держимого и ее последующего сравнения с эта зонной контрольной суммой, также хранящейся в ПЗУ, полученной перед занесением финальной версии программного обеспечения в память программ. В простейшем случае кон трольная сумма может представлять собой сумму по модулю 256 всех байтов памяти программ, расположенных в области памяти, подлежащей контролю
Тест оперативной памяти (ОЗУ) реализуется с помощью записи в каждую из подлежащих контролю ячеек тестового слова, последующего чтения содер жимого каждой ячейки и сравнения ее Фактического содержимого и значения занесенного в нее тестового слова. В качестве тестирующих комбинаций мо гут выступать; произвольные данные, шахматный код (чередование в записываемом слове нулей и единиц, например, для ячеек емкостью один байт это коды 55, коды "бегущий нуль" и "бегущая единица", при проведе нии которых для ячейки шириной n бит производится m циклов "запись - чтение" (например, для ячейки емкостью один байт тест "бегущий нуль" представляет собой восемь кодов: 111 111 10, 11111101, 11111011, ..., 10111111, 01111111). Для тестирования ОЗУ применяются и другие, более сложно сформированные последовательности.
Тесты периферийных узлов предназначены для выявления неисправностей в специализированных модулях микроконтроллера: портах, аналого-цифровых преобразователях АЦП и др. Такие тесты, как правило, требуют использования дополнительных аппаратных средств для фиксации генерируемых тестом выходных сигналов микроконтроллера либо для подачи на него эталонных воздействий. При тестировании портов ввода-вывода используют коммутатиры, позволяющие подать на разряды портов, использующиеся для ввода информации, сигналы с разрядов портов, использующихся для вывода информации. При тестировании аналого-цифровых преобразователей приме няются источники опорных напряжении.
Коды с обнаружением ошибок предназначены для повышения надежности функционирования как микроконтроллерной системы в целом, так и ее от дельных частей, например, последовательных каналов связи и оперативной памяти. Основная идея использования таких кодов состоит во введении ин формационной избыточности, заключающейся в применении дополнитель ных служебных разрядов, содержание которых зависит от информационных. При записи кода с обнаружением ошибок служебные разряды формируются по определенным правилам как функция от информационных разрядов. При чтении кода происходит повторное формирование служебных разрядов и их сравнение со сформированными ранее. При использовании достаточной ин формационной избыточности возможно не только обнаружение факта ошиб ки, но и определение ее местоположения и исправления.
В качестве примера использования кода с обнаружением ошибок в микро контроллерных системах приведем второй и третий режимы работы последо вательного порта микроконтроллера МК-51, при использовании которых в дополнение к восьми информационным разрядам передается девятый бит, которому может быть программно поставлено в соответствие значение бита четности количества единиц в передаваемой посылке.
Аппаратные средства диагностирования
Аппаратные средства диагностирования представляют собой технические устройства, позволяющие проводить поиск отказов в вычислительной сис теме.
Общетехнические средства, логические пробники, логические пульсаторы и индикаторы тока, а также способы их применения уже были рассмотрены ранее. В дополнение необходимо отметить их сущест венное значение при невозможности применения более удобных в использо вании программных средств диагностирования (например, по причине неис правностей ядра микроконтроллерной системы). Указанные аппаратные средства диагностирования позволяют определить параметры питающего на пряжения, наличие импульсов системной синхронизации, выдачу сигналов на шины адреса, данных и управления микроконтроллера и диапазон изменения значений этих сигналов, что позволяет сделать некоторые предварительные заключения о причинах неработоспособности ядра системы (неисправности блока питания, блока системной синхронизации, отказ микроконтроллера, искажение программы в памяти и переход в непредусмотренную область па мяти и т. п.).
Средства тестирования с помощью нагрузок предназначены для преднаме ренного изменения параметров окружающей среды с целыо анализа влияния этого изменения на работу микроконтроллеров системы Применяются три разновидности такого тестирования — механические, температурные и элек трические нагрузки.
Использование механических нагрузок заключается в оказании на аппаратуру системы воздействий вибрации и деформации (как правило, деформации кручения). Нагрузки такого типа позволяют определить неисправности со единительных контактов и проводников (в частности, тонкий разрыв печат ного проводника при скручивании платы исчезает, восстанавливая утрачен ное соединение).
Использование температурных нагрузок заключается в оказании на всю ап паратуру системы либо на ее некоторую часть воздействий повышенных или пониженных температур относительно рабочей температуры эксплуатации изделия. Методика основана на том, что при выработке ресурса у ряда элек тронных элементов системы сужается диапазон температур, в котором их функционирование является достоверным. Штатное незначительное повыше ние температуры окружающей среды вследствие прогрева оборудования приводит к отказу таких элементов. Для выявления подобных ситуаций ис пользуется искусственное повышение и/или понижение температуры печат ной платы, ее отдельных участков, а затем и элементов либо бесконтактным способом (посредством воздухонагнетающих устройств), либо контактным способом (посредством нагреваемых или охлаждаемых пластин).
Использование электрических нагрузок заключается в изменении значений параметров подаваемых на систему электрических сиг налов. Данный способ позволяет определить рабочий диапазон значений параметров сигналов, а также выявить элементы, работающие на границе допустимого диапазона. Метод, в частности, позволяет определить элементы, функционирующие не верно в связи с недостаточно высоким уровнем напряжения питания.
И заключение рассмотрим проведение диагностирования посредством сигна турных анализаторов.
Сигнатурный анализ основан на преобразовании последовательности двоич ных сигналов в число (сигнатуру), существенно зависящее от исходной по следовательности. Существует несколько способов получения сигнатур: под счет количества фронтов и срезов в сигнале, подсчет количества единиц, вычисление контрольной суммы, использование сдвиговых регистров с об ратными связями и т. п.
Рассмотрим последний способ как наиболее эффективный.
Пример сдвигового регистра с обратными связями показан на рис..
Входная последовательность двоичных сигналов объединяется с помощью ячейки "исключающее ИЛИ" с определенными разрядами сдвигового регист ра и поступает на его вход в следующем такте, сдвигая накопленное значение на один разряд в сторону старших разрядов. Таким образом, входной двоич ный поток делится на порождающий полином с формированием в регистре остатка. Для достаточно длинной входной последовательности остаток будет являться псевдослучайной величиной, неизменной для данной последова тельности и данного порождающего полинома. Благодаря запоминающим элементам регистра и обратной связи схема учитывает предыдущие состоя ния; значительная разрядность регистра и правильно подобранный характе ристический полином обеспечивают уникальность сигнатур и, следовательно, высокую достоверность обнаружения искажений входной последователь ности.
Такты сдвига
Рис.. Устройство регистра с обратной связью
Структурная схема сигнатурного анализатора, использующего сдвиговый регистр с обратной связью, показана на рис. . В состав системы входит устройство управления, формирующее на основе сигналов "Пуск" и "Стоп" временное окно накопления сигнатуры, а также устройство индикации для визуального представления сигнатуры. Внешний вид сигнатурного анализа тора приведен на рис. .
Рис. . Структура сигнатурного анализатора
Рис. . Внешний вид сигнатурного анализатора
В качестве основы для тестовой программы может выступать как специально разработанное программное обеспечение, так и рабочая прог рамма, в доста точной мере использующая устройства микроконтроллерной системы.
Сигналы "Пуск" и "Стоп" формируются либо средствами тестовой програм мы при начале/окончании теста, либо аппаратными средствами при наличии на шине адреса соответствующих комбинаций сигналов.
На заведомо исправной микроконтроллерной системе в выбранных кон трольных точках производится фиксация эталонных сигнатур.
При диагностировании системы используется та же тестовая последователь ность и то же временное окно, что и в процессе формирования эталонных сигнатур. Неисправность заключается в участке, для которого все входные сиг натуры совпадают с эталонными, а хотя бы одна выходная сигнатура не совпадает.
Рис. Структура системы дублирования
В связи с тем, что эксплуатация резервированных микроконтроллерных сис тем в большинстве случаев неоправданна (в связи с ухудшением массогабаритных, стоимостных и других характеристик), системы дублирования при меняются лишь при проведении тестового диагностирования.
Одним из вариантов построения системы дублирования является применение специального запоминающего устройства для хранения неизбыточных тесто вых последовательностей. Структура подобных систем изображена на рис.
Рис. Вариант структуры системы дублирования
В данном варианте порядок следования тестовых сигналов определяется уст ройством управления исходя из выбранного пользователем режима тестиро вания и результатов сравнения реакций эталонной и диагностируемой систем на предыдущих шагах теста (например, проведение расширенного тестирова ния для более точного определения характера неисправности при несовпаде нии результатов).
Второй класс программно-аппаратных средств диагностирования — системы хранения тестов-эталонов (рис. ), являющиеся логическим развитием описанной выше струкгуры
Рис. Структура системы "память тестов-эталонов"
В данном случае эталонные выходные сигналы генерируются не эталонной системой, а хранятся в памяти наряду с входными тестовыми сигналами. Та кие системы по сравнению с системами дублирования обладают лучшими стоимостными и массогабаритными характеристиками, а также снимают проблему возможных появлений неисправностей в эталонной системе.
К третьему классу программно-аппаратных средств диагностирования отно сятся контролирующие автоматы. Контролирующие автоматы строятся для контролируемого автомата А и известного класса ошибок в нем, подлежащих обнаружению в виде автомата АЕ (рис. ).
Рис. . Структура контролирующего автомата
Ошибкой в автомате А является искажение его выходных сигналов У, а также его внутреннего состояния Q (следует отметить, что искажение Q может не влиять на сигнал У в течение некоторого времени, т. е. для внешнего наблю дателя диагностируемая система может продолжать функционировать досто верно). Задачей контролирующего автомата является обнаружение любой ошибки в контролируемом автомате в момент ее возникновения, в связи е чем на вход автомата АЕ подаются не только входные сигналы X и выходные сигналы У автомата А, но и его внутренние состояния Q.
Ввод информации в микроконтроллерную систему
К задачам ввода относятся как задачи получения от оператора информации о требуемых режимах и настройках системы, так и задачи выделения инфор мации, поступающей в виде сигналов (амплитудных, частотных и др.) с дат чиков объекта управления.
Опрос пользовательского пульта
В большинстве встраиваемых систем управления необходимо организовы вать связь с оператором для указания параметров работы системы.
Рассмотрим задачу определения нажатой клавиши на шестнадцатиклавиш- ном пульте, схема подключения которого к микроконтроллеру пока зана на рис. 6.2.
Клавиши объединены попарно в матрицу размерности 8x2. Столбцы матрицы клавиатуры соединены с линиями порта Р4. В реализованной схеме низкий уровень на одной из выходных линий порта Р4 обеспечивает опрос соответ ствующего столбца матрицы. Строки матрицы подключены к выводам РЗ.З и Р3.2 порта РЗ. Низкий уровень на этих линиях идентифицирует включенные клавиши, опрашиваемые в текущий момент времени.
Для определения состояния клавиатуры необходимо сформирован входные сигналы опроса клавиатуры и считать ее состояние. Опрос клавиатуры удоб но выполнять, организовав выдачу последовательности "бегущий нуль" но столбцам клавиатуры, считывая при этом значение строк клавиатуры в каж дый такт формирования нового входного воздействия. Совокупность значе ний строк матрицы клавиатуры назовем картой состояния.
Рис Схема программы опроса пульта
Опрос датчиков аналоговых величин
В системах управления одной из типовых задач является задача определения показаний датчиков объекта, представляющих информацию в виде аналого вого сигнала — уровня напряжения.
Перед разработчиком в данном случае возникают две задачи: масштабирова ния сигналов и аналого-цифрового преобразования.
Первая задача решается применением схемотехнических решений (внешних по отношению к микроконтроллеру узлов масштабирования, выполненных, например, на базе операционных усилителей). Вторая задача решается либо схемотехнически (в случае отсутствия встроенного в микроконтроллер АЦП), либо программно (при наличии данного периферийного узла).
Рассмотрим подсистему измерения уровня нагрева Принципиальная схема устройства сопряжения с МК 80С515 показана на рис..
В данном случае проводится опрос датчика, подключенного к нулевому ка налу АЦП. Диапазон масштабированных операционным усилителем
Рис . Схема программы опроса датчиков аналоговых сигналов
Вывод информации из микроконтроллерной системы
В номенклатуру задач вывода информации входят как задачи вывода управ ляющей информации, поступающей в виде различных сигналов (амплитуд ных, частотных и др.), на объект управления, так и организация вывода ин формации на пульт оператора.
Вывод цифровых кодовых последовательностей
И большинстве встраиваемых систем управления необходимо организовы вать связь с оператором для вывода информации о параметрах работы системы.
ЛЕКЦИЯ 14
ВЫВОД ИНФОРМАЦИИ В УСТРОЙСТВАХ УПРАВЛЕНИЯ. АВТОМАТИЧЕСКОЕ УПРАВЛЕНИЕ ПРИВОДАМИ. ОБРАБОТКА СИГНАЛОВ С ДАТЧИКОВ НА ТЕХНОЛОГИЧЕСКОМ ОБОРУДОВАНИИ
Рассмотрим задачу вывода алфавитно-цифровой информации на жидкокристаллический алфавитно-цифровой индикатор (ЖКИ) модели DM2021 фир мы Sanyo. Данная модель ЖКИ имеет тюле вывода информации размером две строки по двадцать символов в каждой. ЖКИ содержит видеопамять, в кото рой хранятся отображаемые символы, а также обладаем собственной систе мой управления жидкокристаллической панелью. Наличие указанных узлов существенно упрощает работу с ЖКИ, т. к. собственно управление отображе нием точек — элементов изображения — производится автоматически в со ответствии с поданной на ЖКИ командой.
ЖКИ содержит восьмиразрядную шину команд-данных и шину управления, в состав которой входят одноразрядные линии разрешения программирования (Е), выбора типа посылки "команда-данные" (RS) и выбора направления пе редачи данных "чтение-запись" (RW). Подключение ЖКИ к МК 80С515 по казано на рис. . Порт Р4 предназначен для организации шины команд- данных, а старшие три бита порта Р1 предназначены для организации шины управления. Переменный резистор необходим для регулировки контрастно сти изображения
Рис. Сопряжение ЖКИ с МК-51
Процедура записи в ЖКИ выполняется в три этапа: на шине DB устанавлива ется информация, отражающая подаваемые в ЖКИ команды-данные, затем устанавливаются необходимые значения на линиях RW и RS и, наконец, на входе Е формируется переход от высокого логического уровня к низкому. Для возврата системы упоавления ЖКИ в исходное состояние следует пере вести вход Е в состояние логической единицы.
Не приводя всей системы команд ЖКИ, остановимся на следующих из них: 38h — установка восьмибитного режима обмена с ЖКИ, использование для вывода обеих строк с размером символа 5x7 точек; DСЕ — активизация всех знакомест ЖКИ в режиме погашенного курсора; 80h — установка адреса, на чиная с которого записываемые в ЖКИ данные будут последовательно располагаться в видеопамяти.
Рис. . Схема программы вывода информации на ЖКИ
Схема и текст программы, осуществляющей вывод на ЖКИ сорока символов, коды которых расположены во внешней памяти данных микроконтроллера, начиная с адреса OFFDOh, приведены соотвстственно на рис. и в лис тинге
Вывод ШИМ-сигналов
В ряде задач управления возникает необходимость выдачи на объект управ ляющих сигналов определенной интенсивности (либо заданной мощности за некоторый период). Как пранило, для объектов с аналоговым управлением применяется формирование управляющих сигналов с изменяемой ампли тудой.
Один из вариантов реализации такого управления заключаемся в использова нии широтно-импульсной модуляции (ШИМ). В данном варианте на одном из разрядов выходного порта микроконтроллера формируются периодиче ские импульсные сигналы с постоянной частотой следования и изменяемым отношением времени длительности импульса ко времени длительности пау зы, которое определяет интенсивность управляющего сигнала.
Рассмотрим реализацию ШИМ на примере управления частотой вращения двигателя постоянного тока. Схема устройства сопряжения МК 80С515 с двигателем показана на рис.. Схема программы формирования ШИМ- сигналов приведена на рис. , а ее текст— в листинге .
Рис. . Схема программы ШИМ-управления
Выход сигналов с временным сдвигом
В заключение рассмотрим задачу формирования временного интервала с управляемой длительностью, начало которого определяется внешним старт сигналом (задача синхронизации).
Для возможности гибкого использования программного комплекса, реализующего данный вариант управления, целесообразно организовать его с ис пользованием возможностей, предоставляемых системой прерываний При возникновении запускающего события обработчик прерывания INTO запус кает таймер 0. отсчитывающий заданный основной программой временной интервал, по истечении которого обработчик прерывания таймера 0 на опре деленном разряде выходною порта формирует высокий логический уровень I после этого обработчик переключает таймер с такими настройками, чтобы
выдержать фиксированный интервал длительности импульса. Выполняя вторично, обработчик прерывания таймера на заданной выходной линии формирует низкий логический уровень.
Схема управляющей программы приведена на рис. , а текст программы в листинге
Рис. . Схема программы выдержки временного интервала
Программный комплекс формирует импульс длительностью 240 мкс, выда ваемый спустя 2... 10 мс относительно начала запускающего перепада на вхо де INTO в зависимости от величины кода установки.
Реализация встраиваемых систем управления электромеханическими объектами
Применительно к встраиваемым системам управления электромеханически ми объектами, структуру, рассмотренную (см. рис.), содержа щую электромеханическую и электронную (вычислительную) части и потому называемую электромеханотронной системой, можно представить более подробно
Пульт оператора включает в свой состав подсистему ввода и подсистему вы вода. Подсистема ввода реализуется на дискретных (кнопки, переключатели и др.) и аналоговых (потенциометры) элементах, что позволяет удобно рабо тать с различными вариантами представления вводимой информации: неко торые уставки (т. е. режимы и параметры функционирования, задаваемые системой более высокого иерархического уровня, в частности, оператором) следует выбирать из заданного множества (например, задавать один из не скольких режимов работы), некоторые— плавно регулировать (например, величину управляющего воздействия). Подсистема вывода, также исходя из удобства восприятия оператором информации, реализуется на различного рода индикаторах (сигнальные, мнемонические, шкальные, символьные и I рафические индикаторы). Простота восприятия обеспечивается мнемониче скими индикаторами, разнообразие выводимой информации — многоразряд ными символьными и графическими индикаторами.
с
Помимо собственно объекта управления исполнительного двигателя, в электромеханический блок входят датчики, измеряющие значения парамет ров функционирования системы. К ним относятся датчик частоты вращения и датчик углового положения объекта. Сигналы управления объектом и неко- торыми вариантами реализаций датчиков формируются микроконтроллерной системой и поступают на электромеханические элементы через усилители устройства сопряжения, которые позволяют сообщать управляющим сигна лам необходимую мощность.
Рис. Функциональная схема электромеханотронной схемы
Сигналы с датчиков передаются на микроконтроллерную систему через уст ройства согласования, позволяющие нормализовать значения этих сигналов (усилить, ослабить, отфильтровать), а также защитить (например, методом ограничения сигнала) входные цепи микроконтроллерной системы от не штатных ситуаций, связанных с неправильной работой отдельных узлов электромеханотронной системы (например, если частота вращения ротора исполнительного двигателя в силу ошибки управления, обрыва или замыка ния цепи возрастет в несколько раз, то пропорционально возросший сигнал датчика частоты вращения может выйти за границы предельно допустимых значений и электрически повредить цепи микроконтроллера).
Отображение алфавитно-цифровой информации на пульте
Рассмотрим достаточно типичный вариант реализации пользовательского пульта, в котором необходимо предоставлять пользователю для визуального контроля значения ряда параметров процесса управления, возможно, снаб женные некоторыми текстовыми пояснениями (например, для явного указа ния наименования отображаемого параметра). Для этих целей необходимо устройство индикации, позволяющее выводить цифровую и символическую информацию, при этом, как правило, многоразрядную. Практически стан дартным, экономичным и легко реализуемым решением является использо вание для этих целей жидкокристаллических индикаторов — ЖКИ (к исклю чениям следует отнести условия эксплуатации с широким диапазоном изменения освещенности, для которых предпочтительнее использование све- тоизлучающих мнемосхем). В силу широты круга задач отображения инфор мации во встраиваемых системах, покрываемых алфавитно-цифровыми ЖКИ, рассмотрим именно такой вариант реализации (применение графиче ских ЖКИ, несколько более громоздкое схемотехнически и программно, принципиально мало отличается по решению от описываемого далее при мера).
При построении замкнутых систем управления электромеханическими объ ектами, позволяющих отработать уставки оператора путем определения ве личины управляющего воздействия как функции от заданного и текущего состояния объекта, необходимо измерение этого состояния путем использо вания датчиков обратной связи: по частоте вращения, по моменту сопротив ления, по положению и др. Рассмотрим подсистему измерения значений пер вых двух из указанных параметров.
Аппаратная реализация подсистемы вывода показана на рис.. В качестве датчика частоты вращения использован тахогенератор (здесь будем г оворить о некотором абстрактном тахогеператоре; в каждом конкретном случае целе сообразно выбирать наиболее полно соответствующий параметрам электро механической системы, в частности, по значению максимальной частоты вращения). В простейших случаях в качестве тахогенератора может быть ис пользован ис пользован двигатель постоянного тока, включенный в режиме генератора. В качестве датчика момента используется образцовый резистор, падение на пряжения на котором пропорционально току якорной обмотки двигателя (ис полнительного или нагрузочного); сила этого тока, в свою очередь, пропор циональна величине момента на валу ротора. В связи с тем, что значения уровней выходных напряжений этих датчиков достаточно велики, необходи мое масштабирование сигналов, как правило, сводится к пропорциональному снижению их амплитуды резистивными делителями до диапазона 0...5 В, применяемого в АЦП.
+5В
VD1-VD4 КД507
Рис Схема устройства сопряжения с датчиками
Требуемый коэффициент деления определяется при настройке подбором по ложения ползунка реостата (в случае необходимости сужения диапазона из мерений можно применить соответствующие настройки АЦП). Так как ротор исполнительного двигателя может вращаться в обоих направлениях, выход ное напряжение тахогенератора в штатном режиме может быть отрицательным, что недопустимо для входов АЦП МК. В схеме обработки сигналов канала АЦП 5 применен пассивный сумматор, "поднимающий" масштабиро ванное напряжение тахогенератора на величину +2,5 В (половина полного диапазона измеряемых напряжений), точно задаваемую с помощью потен циометра. Напряжение тахогенератора должно быть смасштабировапо так, чтобы в рабочем диапазоне частот -Wmax...+Wmax оно находилось в пределе 2,5...+2,5 В. При этом Ubx АЦП будет находиться в диапазоне 0...5 В. для защиты микроконтроллера от повреждений при возможных аварийных режимах (резкие увеличения значений частоты и/или тока, приводящие к пре вышению выхода напряжения Ubx АЦП за границы диапазона 0...+5 В) ис пользуются диоды, открывающиеся при снижении входного напряжения ни же величины -0,4 В (нижний диод пары) и при превышении входным напря жением величины +5,4 В (верхний диод пары). Возможные помехи, наводимые электромагнитными полями электрических машин, отфильтровы ваются RC-цепями.
Обработка сигналов фотоимпульсного датчика
Ранее в качестве примера системы измерения параметров электромеха нической системы была рассмотрена система определения частоты вращения и нагрузки. Другим часто используемым в управлении параметром является ^т левое положение вала двигателя. В качестве средств измерения наиболее широко применяются многооооротные потенциометры, фотоимпульсные датчики и синусно-косинусные вращающиеся трансформаторы (СКВТ).
С валом двигателя жестко связывается движок потенциометра, на шунте которого измеряется уровень делимого напряжения, изменяющийся (при поворотах вала от некоторого минимального угла до максимального в пределах от Umin до Umax. Зависимость U = f(cp) практически линейная, в связи с чем программно определить значение угла не представляет труда.
Систему фотоимпульсных датчиков (ФИД) составляют два или более дисков с прорезями, каждый из которых прерывает световой поток оптопары, форми руя тем самым импульсную последовательность. За счет взаимного сдвига прорезей выходные импульсные последовательности также оказываются зашунтированы, благодаря чему можно установить направление вращения вала, как показано на рис..
Для примера на каждом из дисков показаны 8 прорезей угловой шири ны 22,5°, расположенных с шагом 45°. Угловой сдвиг между дисками составляет 11,25°. Для наглядности взаимное наложение дисков показано на рисунке справа. Срез очередного импульса фазы 1 информирует о повороте ни очередные 45°. Освещенность фотодиода 2 в этот момент свидетельствует о вращеии против часовой стрелки, затемненность - о вращении по часовой стрелке.
Рис. . Иллюстрация принципа обработки сигналов фотоимпульсного датчика
Управление двигателями постоянного тока
Одним из наиболее применяемых в автоматике типов электродвигателей яв ляется двигатель постоянного тока (ДПТ), характеризующийся простотой управления, удобством аналитической модели, линейностью характеристик в широком диапазоне условий эксплуатации. Рассмотрим реализацию управле ния ДПТ, обеспечивающую управление частотой вращения двигателя с воз можностью смены направления вращения (реверсом).
Достаточно высокая по сравнению с быстродействием управляющего мик роконтроллера инерционность электродвигателей, в основном определяемая механическими и конструктивными особенностями и составляющая, как пра вило, десятки (и более) миллисекунд, позволяет использовать для управления не аналоговый сигнал, от амплитуды которого линейно зависит желаемая частота вращения, а широтно-импульсно-модулированный сигнал, в кото ром для изменения со соответствующим образом изменяется соотношение Тимпульса/Тпаузы. В сущности, изменение этого соотношения (соответственно и мощности, передаваемой на двигатель за период действия ШИМ-сигнала) эквивалентно изменению уровня аналогового напряжения управления (рис.). Сглаживание импульсов ШИМ происходит за счет инерционности объекта управления.
Схемотехническая реализация устройства сопряжения микроконтроллера с ДПТ показана на рис. .
ШИМ-сигнал необходимой скважности снимаемся с контакта Р1.1, представ ляющего собой выход канала блока быстрого ввода-вывода, обсспсчивающего при соответствующей программной настройке формирование ШИМ. Знак, определяющий направление протекания тока через обмотку ДПТ, задается контактом Р3.5 микроконтроллера MCU. На вентилях "НЕ" и "2И" реализо ван узел, обеспечивающий наложение знака на ШИМ-сигнал, а микросхема КР1128КТЗА предназначена для усиления мощности управляющих сигналов. Временные диаграммы работы узла показаны на рис.
Рис Сигналы ШИМ-управления
Рис. Временные диаграммы работы устройства сопряжения с ДТП
Микросхема КР1128КТЗА идентична по цоколевке и параметрам микросхеме КР1128КТ4, но, в отличие от нее, коммутирует большие токи (до 1 А постоянного тока на фазу) и требует при подключении индуктивной нагрузки применения внешних диодов, что и вы полнено в примере.
Отметим, что возможен вариант аппаратной реализации, в котором для управления используются не один, а два канала ШИМ, при этом операции наложения знака на ШИМ-сигнал выполняются программно: на одном канале осуществляется генерация ШИМ, на другом такая генерация блокируется (формируется логический ноль). Такая организация позволяет исключить из схемы вентили "НЕ" и "2И", однако расходует важный ресурс МК— каналы ШИМ. Степень оптимальности вариантов решений должна определяться в каждом случае применения индивидуально.
Положим, что переменная управления, формируемая извне (например, под программой-регулятором), определена в следующем формате: младшие 7 бит переменной управления кодируют интенсивность ШИМ-сигнала, а стар ший - его знак.
Поскольку ограничение сверху на частоту ШИМ-сигнала не накладывается (имеется лишь ограничение снизу: важно, чтобы она была на порядок выше собственный частоты объекта управления), выберем частоту максимальной из удобных. Для этого проинициализируем регистр перезагрузки таймера ко дом FF80h. Таким образом, для корректной отработки ШИМ-сигналов ре гистр данных канала должен содержать значения в диапазоне FF80h—FFFFh, т. е., управление скважностью производится значениями младшими семью битами младшего байта регистра данных (и только ими). Удобство реализа ции очевидно — отделив из кода управления знаковый разряд и передав его на разряд Р3.5, оставшиеся 7 бит (кодируют диапазон 00-—7Fh) необходимо добавить к коду 80h (минимальное значение младшего байта регистра каната) и занести результирующее значение в младший байт регистра данных канала.
Управление вентильными двигателя
Вентильные двигатели (ВД)— иное название "бесконтактные" — принципиально отличаются от последних отсутствием механического уст ройства распределения токов по частям обмоток ротора (коллектора): ее роль выполняют транзисторные ключи соотвегстующей мощности, пере ключающиеся по командам устройства управления, определяющего текущее положение ротора. Достоинства данного решения очевидны: увеличиваются надежность и долговечность работы двигателя за счет уменьшения количест ва трущихся деталей, снижаются взрыво- и пожароопасность за счет отсутст вия искрения при коммутации (в ДПТ больших мощностей искрение на щет ках весьма велико, что исключает их применение в атмосфере, насыщенной кислородом, водородом и другими взрывоопасными газами и парами без громоздких приспособлений, снижающих риск взрыва).
Рассмотрим вариант построения системы управления ВД с ротором в виде восьмиполюсного постоянного магнита, оборудованного фотоэлектрическим датчиком положения (рис ). Обмотки А, В, С расположены на статоре со сдвигом на 30°. Выходной код, считываемый с датчика положения ротора, однозначно определяет для внешнего наблюдателя номер текущей фазы — положения ротора ВД.
Для формирования магнитного поля, обеспечивающего вращение ВД, сигна лы датчиков k, l, m в парафазном виде поступают на коммутатор, состоящий из шести транзисторных ключей. Каждый цикл работы коммутатора обеспе чивает поворот ротора на 90° и состоит из шести фаз, в каждую из которых включены два параллельных и один последовательный ключ. Временные диаграммы работы ключей и результирующие фазные напряжения обмоток показаны на рис..
Крыльчатка датчика положения ротора
|
Фаза |
k I m |
|
1 |
101 |
|
2 |
100 |
|
3 |
110 |
|
4 |
010 |
|
б |
011 |
|
6 |
001 |
Прототип схемотехнической реализации устройства сопряжения с ВД пока зан на рис. . В качестве усилителя используется аналог коммутатора микросхема L298N, обладающая более высокими порогами переключения по входным сигналам, что позволяет использовать сигналы, непосредственно сформированные выходами оптопар фотоэлектрического датчика.
Коммутация производится так, чтобы угол между потоками якоря и возбуж дения составлял 15°. В результате взаимодействия этих потоков создается вращающим момент, стремящийся развернуть ротор в согласованное поло жение, но при повороте ротора коммутатор по сигналам с фотоэлементов вы полняет переключение обмоток, и поток якоря поворачивается на следующий шаг Изменением амплитуды питания обеспечивается различная скорость движения ротора к очередному согласованному положению. Таким образом, используя широтную модуляцию, можно управлять частотой вращения двигателя. Схе ма программы-драйвера и ее текст аналогичны рассмотренным для двигателя постоянного тока; отличие заключается лишь в отсутствии задания и анализа направления вращения, т. к. этот параметр системы в данной схеме задан аппаратно и не изменяется.
Управление асинхронными трехфазными двигателями
Асинхронные трехфазные двигатели (АТД) обладают высоким КПД и низкой стоимостью, а также высокой надежностью, что позволяет рекомендоват ь их в ряде задач автоматики ь качестье исполнительных двигателей. При управлении АТД, как правило, применяется амплитудно-частотное управление, характеризующееся пропорциональной зависимостью амплиту ды питающего напряжения от частоты его изменения.
Как и в случае управления ВД, для АТД необходимо сформировать вращаю щееся электромагнитное поле, управляя набором ключей KI—К6, преобра- «ующих постоянное напряжение U в трехфазное напряжение переменного тока (рис.
Изменение частоты вращения ротора АТД достигается изменением частоты коммутации ключей К1—К6 с одновременным изменением напряжением питания, чтобы соотношение между амплитудой и частотой напряжения оставалось посто янным. Изменение амплитуды ипит обеспечивается с помощью ШИМ (рис. )
В отличие от диаграммы для ВД, здесь показаны уровни на пряжений между началами обмоток.
Т1...ТЗ ТА-30
Рис. . Схемотехническая реализация устройства сопряжения сАТД
Управление асинхронными двухфазными двигателями
Особенностью управления двигателями данного типа является необходи мость привязки начала периода управляющего напряжения к началу периода питающего; при этом оба напряжения изменяются по гармоническому закону.
Типовым методом организации управления асинхронными двухфазными дви гателями (АДД) является использование тиристорного ключа, открываемого на заданную долю периода и коммутирующего тем самым на обмотку управ ления заданную долю мощности от максимальной. Таким образом, задача программы управления АДД состоит в расчете величины временного сдвига относительно начала каждого очередного периода, обеспечивающей требуе мую мощность(частоту вращения), определении начала очередного периода, выдержке рассчитанного интервала времени и генерации сигнала, управляю щего тиристорным ключом. Идеальные временные диаграммы, характери зующие такое тиристорное управление, показаны на рис. .
Учитывая принцип работы тиристора, выдача на него открывающего нмпуль са производится дважды за период (т.е. расчет временных сдвигов ведется относительно начата каждого полупериода напряжения обмотки возбуж дения).
Схема устройства сопряжения микроконтроллерной системы с АДД показана на рис.
В схеме можно выделить две подсистемы.
Цепь формирования синхросигналов начала очередного периода питающего напряжения, которая образована выпрямителем на диодном мосте, сглажи вающим фильтром и триггером Шмитта - микросхемы KI55TJI1. Синхросигналы поступают на вход Р3.2 микроконтроллера MCU (выпрямитель формирует однополярное напряжение, резистивный делитель снижает его амплитуду, конденсатор формирует "плато" импульса, а триггер Шмитта обеспечивает необходимую крутизну фронтов, пригодную для дальнейшего восприятия цифровыми цепями микроконтроллера).
Цепь управления образована тиристором, оптопарой и буферным инверто ром. Напряжение на обмотку управления АДД коммутируется посредством тиристора, управляемого от контакта Р1.2 микроконтроллера через оптоэлектронную развязку (для дополнительной безопасности цепей микроконтролле ра открываемую через буферный инвертор). Короткие импульсы управления тиристором формируются дифференцирующей цепочкой на основе мощных конденсатора и резистора.
Сдвиг фаз напряжений обмотки возбуждения и обмотки управления достига ется применением конденсатора емкостью 10 мкФ, включенного в цепь об мотки возбуждения.
Рассмотрим реальную временную диаграмму, иллюстрирующую работу формирователя синхроимпульсов (рис. ), наблюдаемую в схеме с учетом приведенных значений параметров элементов.
Как следует из приведенных графиков, сигнал начала очередною полуперио да питающего напряжения (срез импульса) в силу запаздывания сигнала на RC-звене, а также гистерезиса микросхемы KI55TJI1 оказывается смещен ным на 3,4 мс относительно истинного момента начала полунернода, чю не обходимо учесть в программной реализации системы, введя соответствую щие поправочные коэффициенты. Интервал времени задержки включения тиристора должен составлять от 5 мс (при выдаче максимальной мощности) до 10 мс (при выдаче минимальной мощности) относительно начала полупе риода или от 1,6 мс (5 мс - 3,4 мс) до 6,6 мс относительно момента обнару жения среза на входе Р3.2 микроконтроллера.
Для программной реализации системы управления следует разработать про граммные обработчики прерываний двух типов. В первом, активизирующем ся сигналом INTO (срез импульса на входе Р3.2), проводится расчет длитель ности паузы, выдерживаемой перед включением тиристора, и запускается отсчет этого интервала с помощью таймера ТО. Во втором, активизирующем ся сигналом переполнения таймера ТО, генерируется импульс управления (отметим, что для этою должна быть соблюдена следующая процедура дей ствий: сформирован фронт импульса, произведен перезапуск таймера для от счета времени длительности импульса, и при следующем выполнении обра ботчика сформирован срез импульса). Схемы программ-обработчиков пока заны на рис. , а их текст приведен в листинге 7.8
Управление шаговыми двигателями
Особенностью систем на основе шаговых двигателей является дискретная форма представления управляющих сигналов. При подаче на обмотки двига- теля кодовой комбинации напряжений вал двигателя смещается на шаг, оп ределенный конструкцией привода. Это позволяет применять такие приводы в системах позиционирования, т. к. до выдачи новой кодовой комбинации угол поворота ротора не меняется (при воздействии на вал нагрузок в допус тимом диапазоне значений). При управлении шаговым двигателем по скоро сти необходимо переключать кодовые комбинации с частотой, зависящей от требуемой частоты вращения вала, а при управлении по положению — пере ключать комбинации на заданное количество шагов. Кодовые комбинации должны меняться в строго определенной последовательности для обеспече ния правильного изменения электромагнитного поля, при этом между их сменами должен выдерживаться интервал, определяемый механической и электромагнитной инерционностью двигателя.
Схема аппаратуры системы управления шаговым двигателем (ШД) показана на рис..
Двоичные коды, определяющие коммутируемые обмотки, по которым будет поотекать ток, поступают с четырех (по числу фазных обмоток) старших раз рядов порта Р1 на схему сопряжения, состоящую из интегрального усилителя КР1128КТ4, обеспечивающего усиление мощности выходных сигналов порога до уровня, способного уверенно управлять транзисторными ключами КТ827А. Код логической " 1" обеспечивает протекание тока через обмотку двигателя, код логического "О" блокирует протекание тока. Для быстрого гашения переходных процессов, возникающих в силу индуктивности обмотки при выключении транзисторного ключа, в схему введены демпфирующие диоды.
Наиболее распространенным способом переключения обмоток является гак называемая парная коммутация, при использовании которой в каждый мо мент времени ток протекает через две фазные обмотки. Разрешенными ком бинациями парных обмоток являются две соседние по номеру обмотки: 1 я и 2-я, 2-я и 3-я, 3-я и 4-я, 4-я и 1-я. Переключение между ними должно проис ходить строго последовательно, от комбинации к комбинации; этим доспи а- егся необходимое для вращения двигателя вращение электромагнитного по ля. Таким образом, для вращения в одном направлении на обмотки должны поступать последовательности кодов: "0011, 0110, 1100, 1001, 0011" и т. д., а для вращения в противоположном направлении комбинациями должны быть "0011, 1001, 1100, 0110, 0011" ит. д Алгоритмически это означает выполне ние операции "циклический сдвиг влево" или "циклический сдвиг вправо" над тетрадой с исходным значением "0011" (рис.
Схема программы частотного управления ШД с таблично программируемы ми изменениями частоты вращения показана на рис., а ее текст— в лис тинге
Для придания примеру достаточной общности положим, что управление ШД должно происходить таким образом, чтобы во времени развертывалась неко торая заранее заданная траектория изменения частоты (рис.).
При большой нагрузкой с целью предотвращения выпадения из синхронизма, вполне возможного при скачкообразных изменениях частоты).
Очевидно, что мгновенное значение угла поворота ротора определяется ин тегрированием W3 по времени; при этом, т. к. ШД отрабатывает поворот ро тора на определенный конструкцией двигателя квант (ступенчатый график на рис.), то интервал времени, выдерживаемый между шагами, будет ме няться нелинейным образом: на участке I интервал времени сокращается (ша ги ускоряются); интервал, достигнутый в конце участка I, выдерживается на участке II (движение с постоянной скоростью); наконец, на участке III интер вал времени между шагами увеличивается (шаги замедляются). В данном примере ускорения разгона и торможения различны.
Таким образом, траектория движения будет однозначно определена заданием начального положения ротора, количества шагов и набора значений для всех шагов траектории. Расчет интервала следующего шага может осуществ ляться как после выполнения предшествующего шага, так и заранее. В по следнем случае в памяти управляющего, контроллера можно хранить сово купность (возможно, пополняемую) таблиц длительностей и по мере надоб ности переключаться между различными траекториями (типами) движения.
В приведенном программном примере имеется одна таблица, расположенная в памяти с адреса метки step freq, описывающая траекторию, состоящую из 128 шагов. В таблице хранятся коды длительностей интервалов, отмеряемых таймером Т1. Вопрос согласования необходимого диапазона выдерживаемых интервалов между шагами (иными словами, диапазона частот wM|N... wMAx) с квантом счета таймера Т1 решается следующим образом. Потребная частота коммутации обмоток ШД лежит в диапазоне от десятков герц до долей герца, а интервалы, отмеряемые таймером, лежат в диапазоне от десятков микросе кунд до десятков миллисекунд. В связи с этим необходимо увеличивать ин тервалы, генерируемые таймером, в некоторое количество раз (в данном примере коэффициент "растяжки", исходя из заданного диапазона частот, равен 3): Такой прием сокращает размер таблицы, т. к. уменьшается длина кодового слова, задающего интервал выдержки времени.
Необходимое направление вращения задается старшим битом кода управле ния. В байте step phase хранится код коммутации обмоток.
Флаг позволяет программе верхнего уровня "включать" и "выключать" ШД. Генерируемый программой управления ШД признак информи рует программу верхнего уровня о достижении конца траектории. Для кор ректной работы таймер Т1 должен быть настроен в режим 16-битного счета н разрешена обработка запросов прерываний от него, передающая управление на адрес метки.
Использование таблично заданных траекторий движения открывает широкие возможности для управления двигателями любых типов. Так, например, для случая управления ДПТ по частоте, в таблице будут храниться коды ШИМ (определяющие частоту вращения двигателя), извлекаемые из нее через рав ные интервалы времени, задающие квант скорости изменения частоты вра щения. В более сложных случаях в таблице можно хранить и код ШИМ, и код интервала времени действия этого кода.
Разработка Типовых регуляторов
В реальных технических системах отработка объектом выдаваемых на него управляющих воздействий выполняется принципиально неидеально вследст вие действия ряда возмущающих факторов. В электромеханических системах к таким факторам относятся непостоянство нагрузки (момента сопротивле ния) во времени, искажения управляющих сигналов под воздействием элек тромагнитных помех и др. В связи с этим обеспечение качественного выпол нения системой заданных эволюций возможно лишь при наблюдении за со стоянием объекта и определении степени отклонения значений наблюдаемых параметров от заданных значений (уставок) с целью коррекции подаваемых на объект управляющих воздействий для обеспечения требуемого качества отработки заданной траектории. Решение задач таксго рода возлагается на регуляторы.
Типовой вариант организации программных компонентов встраиваемой сис темы управления с применением программных регуляторов показан на рис..
Цель функционирования
Рис. Использование программных регуляторов в МК-системе
В данной схеме подсистема задания траекторни, в соответствии со сформи рованной извне (на более высоком иерархическом уровне управления) целью функционирования системы в целом, через каждый очередной квант времени генерирует требуемый вектор состояния объекта ХЗАДН (в виде соответст вующей кодовой комбинации). Подсистема измерения выделяет из физиче ских сигналов, поступающих с датчиков, информацию о векторе состояния объекта ХИЗМЕР (также в виде кодовой комбинации). Задачей регулятора яв ляется вычисление такого управления Y (в виде кодового слова, преобра зуемого далее формирователем в физические управляющие сигналы U ), ко торое бы переводило объект в новое состояние X с наперед заданной сте пенью близости к ХЗАДЛНН . Следует отметить, что это управляющее воздейст вие объект также отработает неидеально. Таким образом, функционирование такой системы управления заключается в постоянном слежении за состояни ем объекта в целях минимизации отклонения от заданной траектории.
Итак, регулятор вычисляет некоторую функцию Y(X3AД, ХИЗМЕР, t,...), где, помимо информации, описывающей текущую ситуацию (это аргументы ХЗЛЛЛИН и ХИЗМЕР), в качестве дополнительных параметров могут присутст вовать аргументы, описывающие поведение системы на некотором отрезке времени — это либо значение системного времени t, либо производные и/или интегралы мгновенных значений ХЗАДАИН, ХИЗМЕР и соотношений между ними.
Определение критериев качества управления производится при подаче в виде уставок определенных тестовых значений. Зачастую рассматривается реакция системы на ступенчатое входное воздействие и оцениваются ее статические (установившаяся ошибка рассогласования) и динамические (время переход ного процесса, колебательность) параметры (рис.).
Множество функций Р(ХЗАДАШ, Хизмер, t, ...), определяющих принцип дей ствия регуляторов, довольно разнообразно: от простейших пропорциональ ных регуляторов ("П-регуляторов") до так называемых "неаналитических", например, нечетких регуляторов.
Рассмотрим программную реализацию широко применяемого в классической теорий управления обобщенного пропорционально-интегрально-дифферен циального регулятора (ПИД регулятора) описываемой зависимостью вида:
Преобразуем приведенную зависимость в разностное уравнение, учитывая необходимость реализации указанной функции на вычислительной системе, обладающей дискретностью по времени с периодом квантования т, так что время в системе отсчитывлется величинами n, 2n, Зn ... nт, ... (в записи удоб нее пользоваться номером n кванта).
п
Рис. Граф организации вычислений в подпрограмме регулятора
Рис. Схема подпрограммы регулятора
Рис. Схема программы ' Регулятор — модель объекта"
На рис. показаны результаты испытаний системы.
Из графиков хорошо видно, что разомкнутая (без регулятора) система не в состоянии обеспечить требуемую реакцию на управление. Попытка добиться совпадения уставки и выхода объекта (модели) путем использования лишь П-составляющей не устраняет установившуюся ошибку; дальнейшее увели чение Кп переводит управляющие воздействия в состояние насыщения с по следующим неадекватным поведением регулятора. В то же время, при ис пользовании И-составляющей возможно обеспечение практически нулевой установившейся ошибки, а применение Д-составляющей позволит обеспе чить форсированное стремление выхода объекта к уставке при ее резких из менениях.
В случае использования реального объекта, для обеспечения шага счета регу лятора, согласованного с собственными постоянными времени объекта, при меняется таймер, выставляющий в обработчике запроса прерывания по пере полнению флаг, означающий наступление очередного момента расчета. Обмен данными с инструментальной ЭВМ также ведется по запросам на прерывание.
ЛЕКЦИЯ 14
УСТРОЙСТВА ОБРАБОТКИ КОНЦЕНТРИРОВАННЫМИ ПОТОКАМИ ЭНЕРГИИ НА БАЗЕ МИКРОПРОЦЕССОРОВ
1. Для лазерной сварки микросхем.
В процессах обработки и сварки материалов излучением применяют твердотельные и газовые лазеры импульсного и непрерывного действия. В большинстве процессов лазерной технологии (Л.Т.) используется термическое действие света, вызываемое его поглощением в обрабатываемом материале. Для увеличения плотности потока излучения и локализации зоны обработки применяют оптические системы.
Особенности Л. т.: высокая плотность потока излучения в зоне обработки, дающая необходимый термический эффект за короткое время (длительность импульса 1 мсек и менее); локальность воздействия излучения, обусловленная возможностью его фокусировки в световые пучки предельно малого диаметра (порядка длины волны излучения); малая зона термического влияния, обеспечиваемая кратковременным воздействием излучения; бесконтактный ввод энергии в зону обработки и возможность ведения технологических процессов в любой прозрачной среде (вакуум, газ, жидкость, твёрдое тело), через прозрачные окна технологических камер, оболочки электровакуумных приборов и т.д. Наиболее изучены и освоены процессы сварки, сверления и резки.
Лазерная сварка может быть точечной и шовной. В большинстве случаев применяют импульсные лазеры, обеспечивающие наименьшую зону термического влияния. С помощью лазерной сварки можно получать высококачественные соединения деталей из нержавеющей стали, никеля, молибдена, ковара и др. Высокая мощность лазерного излучения позволяет сваривать материалы с высокой теплопроводностью (медь, серебро). Возможна лазерная сварка материалов, плохо поддающихся сварке др. методами (вольфрам с алюминием, медь со сталью, бериллиевая бронза с др. сплавами). Плотность потока излучения на поверхности свариваемых деталей в зависимости от их материала находится в пределах 0,1—1 Мвт/см2. Глубина проплавления материала при сварке импульсным твердотельным лазером может быть 0,05—2 мм при её отношении к диаметру сварной точки или ширине шва от 0,5 до 5, что делает возможным надёжную сварку деталей толщиной от 0,01 до 1 мм. Оборудование для лазерной сварки обеспечивает работу в следующих режимах: энергия излучения в импульсе 0,1—30 дж, длительность импульса 1—10 мсек, диаметр светового пятна 0,05—1,5 мм. Производительность точечной сварки 60 операций в мин, шовной — 1 м/мин при глубине проплавления 0,5 мм. Наиболее эффективно применение лазера для сварки в труднодоступных местах конструкций, при соединении легкодеформируемых деталей, в условиях интенсивного теплоотвода (например, для материалов с высокой теплопроводностью, при низких температурах и т.д.), а также в тех случаях, когда надо обеспечить минимальную зону термического влияния. Экономически выгодна замена пайки миниатюрных деталей сваркой с помощью лазера, т.к. в этом случае исключается загрязнение свариваемых деталей флюсом, получается соединение более высокого качества, конструкция весит меньше. Области применения лазерной сварки: изготовление электровакуумных и полупроводниковых приборов, интегральных схем, приборов точной механики и т.д. Лазерная сварка позволяет повысить производительность труда в 3—5 раз по сравнению с обычными способами сварки и пайкой.
Сверление отверстий лазером возможно в любых материалах. Как правило, для этой цели используют импульсные лазеры с энергией в импульсе 0,1—30 дж при длительности 0,1—1 мсек, плотности потока излучения в зоне обработки 10 Мвт/см2 и более. Максимальная производительность достигается при сверлении отверстий за один импульс с большой энергией (до 30 дж). При этом основная масса материала удаляется из отверстия в расплавленном состоянии под давлением пара, образовавшегося в результате испарения относительно небольшой части вещества. Однако точность обработки одноимпульсным методом невысокая (10—20% от размера диаметра). Максимальная точность (1—5%) и управляемость процессом сверления достигается при воздействии на материал серии импульсов (многоимпульсный метод) с относительно небольшой энергией (обычно 0,1—0,3 дж) и малой длительностью (0,1 мсек и менее). Возможно сверление сквозных и глухих отверстий с различными формами поперечного (круглые, треугольные и т.д.) и продольного (цилиндрического, конического и др.) сечений. Освоено сверление отверстий диаметром 0,003—1 мм при отношении глубины к диаметру 0,5—10. Шероховатость поверхности стенок отверстий в зависимости от режима обработки и свойств материала соответствует 6—10 классам чистоты (∇6—∇10), а глубина структурно измененного, или дефектного, слоя составляет 1—100 мкм. Производительность лазерных установок для сверлений отверстий обычно 60—240 отверстий в мин. Наиболее эффективно применение лазера для сверления труднообрабатываемых др. методами материалов (алмаз, рубин, керамика и т.д.), получения отверстий диаметром менее 100 мкм в металлах, сверления под углом к поверхности. В СССР сверление отверстий лазерным лучом нашло особенно широкое применение в производстве рубиновых часовых камней и алмазных волок. Например, успешно выполняется сверление алмазных волок на установке «Квант-9» с лазером на стекле с примесью неодима (рис. 3). Производительность труда на этой операции увеличилась в 12 раз по сравнению с ранее применявшимися методами.
Бесконтактное удаление лазером весьма малых масс материала применяют также при динамической балансировке роторгироскопов и при точной подгонке балансов часовых механизмов, что позволяет существенно повысить точность этих операций и увеличить производительность.
Лазерную резку материалов осуществляют как в импульсном, так и в непрерывном режиме. При резке в импульсном режиме непрерывный рез получается в результате наложения следующих друг за другом отверстий. Наиболее широкое применение получила резка (фрезерование) тонкоплёночных пассивных элементов интегральных схем, например с целью точной подгонки значений их сопротивления или ёмкости. Для этого применяют импульсные лазеры на алюмо-иттриевом гранате с модуляцией добротности, лазеры на углекислом газе. Импульсный характер обработки обеспечивает минимальную глубину прогрева материала и исключает повреждение подложки, на которую нанесена плёнка. Лазерные установки различных типов позволяют вести обработку при следующих режимах: энергия излучения 0,1—1 мдж, длительность импульса 0,01—100 мксек, плотность потока излучения до 100 Мвт/см2, частота повторения импульсов 100—5000 импульсов в 1 сек. В сочетании с автоматически управляющими системами лазерные установки для подгонки резисторов обеспечивают производительность более 5 тыс. операций за 1 ч. Импульсные лазеры на алюмо-иттриевом гранате применяются также для резки полупроводниковых пластин-подложек интегральных схем.
Лазеры непрерывного действия на углекислом газе мощностью от нескольких сотен вт до нескольких квт применяют для газолазерной резки, при которой в зону воздействия лазерного луча подаётся струя газа. Газ выбирают в зависимости от вида обрабатываемого материала. При резке дерева, фанеры, пластиков, бумаги, картона, текстильных материалов в зону обработки подаётся воздух или инертный газ, которые охлаждают края реза и препятствуют сгоранию материала и расширению реза. При резке большинства металлов, стекла, керамики струя газа выдувает из зоны воздействия луча расплавленный материал, Что позволяет получать поверхности с малой шероховатостью и обеспечивает высокую точность реза. При резке железа, малоуглеродистых сталей и титана в зону нагрева подаётся струя кислорода. В результате экзотермической реакции окисления металла выделяется дополнительное тепло, что позволяет значительно повысить скорость резки. Характерные режимы газолазерной резки: мощность излучения 300—1000 вт, плотность потока излучения в зоне обработки 100 квт/см2, ширина реза 0,3—1 мм, толщина разрезаемого материала до 10 мм; скорость резки зависит от толщины и свойств обрабатываемого материала и может быть от 0,5 до 10 м/мин, для тонких материалов (бумага, ткань) до 50 м/мин и более. Достоинства газолазерной резки: простота автоматизации процесса, малая ширина реза и небольшая глубина зоны термического влияния, отсутствие вредных отходов при резке стеклопластиков, оплавление краев реза синтетических текстильных материалов, что препятствует их распусканию.
Лазеры на углекислом газе применяют для резки хрупких материалов (стекло, керамика) методом управляемого термического раскалывания. При локальном нагреве материала по траектории движения луча создаются термические напряжения, превышающие предел прочности материала. Возникающая трещина развивается вслед за лучом, траектория которого может иметь сложную форму. Скорость резки достигает нескольких м/мин. Управляемое термическое раскалывание применяется при резке стеклянных трубок в производстве электровакуумных приборов, керамических подложек интегральных схем, для резки листового и фасонного стекла.
Применение лазера в других областях. Термическое действие лазерного излучения может быть применено для поверхностного упрочнения (закалка и «залечивание» микродефектов оплавлением) быстроизнашивающихся металлических деталей, например режущего инструмента для создания электронно-дырочных переходов в производстве полупроводниковых приборов В производстве интегральных схем действие лазера используют для локальной термической диссоциации некоторых металлсодержащих органических соединений при изготовлении плёночных элементов схем; для интенсификации процессов локального окисления и восстановления; для получения тонких плёнок путём испарения материалов в вакууме.
В СССР промышленность выпускает лазерные технологические установки различного назначения с лазерами на стекле с неодимом, алюмо-иттриевом гранате, углекислом газе и на др. активных средах. На рис. представлена типичная блок-схема лазерной технологической установки.
Дальнейшее развитие Л. т. связано с увеличением мощностей лазеров, что позволит обрабатывать материалы ещё большей толщины. Задачами Л. т. в области обеспечения более высокой точности обработки является разработка эффективных методов управления параметрами излучения, улучшение равномерности распределения интенсивности излучения по сечению пучка, повышение стабильности выходных параметров лазеров, а также детальное изучение физических процессов воздействия лазерного излучения на материалы в различных режимах работы лазеров.
Рис. Типичная блок-схема лазерной технологической установки с твердотельным лазером: 1 — зарядное устройство; 2 — ёмкостной накопитель; 3 — система управления; 4 — блок поджига; 5 — лазерная головка; 6 — система охлаждения; 7 — система стабилизации энергии излучения; 8 — датчик энергии излучения; 9 — оптическая система; 10 — сфокусированный луч лазера; 11 — обрабатываемая деталь; 12 — координатный стол; 13 — система программного управления.
отверстий лазерным излучением: фигурное отверстие в пластине из нержавеющей стали толщиной 0,3 мм.
Рис Сверление отверстий лазерным излучением: продольное сечение цилиндрических отверстий диаметром 0,05 мм в пластине из феррита.
Рис.. Сверление отверстий лазерным излучением: круглое отверстие диаметром 0,1 мм в пластине из феррита толщиной 0,5 мм.
Рис Лазерная резка: а — резка тонкой хромовой резистивной плёнки с целью подгонки сопротивления (толщина плёнки 0,5 мкм, ширина реза, указанного стрелкой, 50 мкм); б — надрезы на стекле, по которым происходит термическое раскалывание (получены лазером на углекислом газе).
Рис. Лазерная установка для сверления отверстий: 1 — лазерная головка; 2 — оптическая система; 3 — обрабатываемая деталь; 4 — система управления; 5 — источник питания; 6 — система охлаждения; 7 — стол оператора.
Рис. Лазерная сварка: полупроводниковые приборы, корпуса которых герметизированы с помощью лазерной сварки.
Рис. Лазерная сварка: сварной шов, полученный при сварке листов ковара и нержавеющей стали толщиной 0,3 мм излучением лазера на алюмо-иттриевом гранате.
Рис.. Лазерная сварка: микрофотография шлифа сварного соединения никелевой фольги толщиной 0,2 мм с медной пластиной.
ЛЕКЦИЯ 15
АВТОМАТИЗАЦИЯ ЭЛЕКТРОННО-ЛУЧЕВАЯ ОБРАБОТКА МАТЕРИАЛОВ И АВТОМАТИЗАЦИЯ СВАРКИ
Рис. Схема разреза электронной пушки большой мощности для испарения и термообработки
Рис. Структурная схема питания и управления мощной электронной пушкой.
Рис. Вид электронно-лучевой пушки УЭЛС-905 выпускаемой НИТИ
Рис. Наборное поле для задания режимов э-лучевой обработки.
3. Автоматическая электро-дуговая сварка
Универсальный сварочный полуавтомат УПС-905 (далее по тексту «полуавтомат») предназначен для аргонодуговой сварки неплавящимся (вольфрамовым) электродом постоянным током в непрерывном и импульсном режимах с программным управлением. Конфигурация свариваемого контура: прямолинейный П-образный, прямоугольный замкнутый.
Рис. Микропроцессорная система управления на базе микропроцессора PIC18 фирмы MICROCHIP
Рис. Внешний вид платы управления сварочным агрегатом
Рис. Плата усилителей мощности для включения исполнительных механизмов
Рис. Внешний вид платы с кнопками и индикатором.
Устройства для термического изготовления изделий из резины с использование системы управления
Вулканизация резиновых изделий и полимеризации изделий из реактопластов осуществляется в пресс-формах, зажимаемых с заданными усилием между нагретыми плитами. После окончания вулканизации развод плит производится автоматически.
Система управления на базе микропроцессора позволяет быстро программировать в широком диапазоне, автоматически поддерживать и оперативно отслеживать на цифровом табло следующие параметры:
Рабочее давление в гидросистеме
Рабочую температуру плит
Время вулканизации
Количество подпрессовок
Импульс мультипликатора
Паузу мультипликатора
Рис. Пресс АПВМ-904 разработанный ОАО "НИТИ-Тесар"
Рис. Структарная схема устройства управления электроавтоматикой пресса для вулканизации.
Рис. Принципиальная электрическая схема платы контроллера на базе микропроцессора PIC18 для пресса
Рис. Плата индикации с кнопками выбора режима и управления.
Рис. Плата управления в разобранном состоянии
ЛЕКЦИЯ 16
ИНТЕЛЛЕКТУАЛЬНЫЕ СРЕДСТВА УПРАВЛЕНИЯ НА ОСНОВЕ СОВРЕМЕННЫХ ИНФОРМАЦИОННЫХ ТЕХНОЛОГИЙ
Процесс плазменного напыления отличается низкой стабильностью. Разброс свойств покрытий на отечественном оборудовании может достигать 200%. Качество покрытия характеризуется многими свойствами: прочностью сцепления покрытия с основой, когезионной прочностью напыленного слоя, минимальной или регулируемой пористостью, равномерной толщиной покрытия, а также регулируемым уровнем остаточных напряжений. На эти свойства влияет более 60 различных факторов. Управление качеством покрытий включает в себя выбор технологических параметров процесса, влияющих на показатели качества покрытий, и регулирование ими (стабилизации или изменения по заданной программе).
Управляющие воздействия можно разделить на режимные (величина тока дуги, напряжение, расход и состав плазмообразующего газа, расход порошка и транспортирующего газа) и кинематические (дистанция, угол напыления, скорость перемещения и подача плазматрона, скорость вращения заготовки) [1].
Наиболее важные задачи при управлении этим технологическим процессом является обеспечение необходимой толщины и пористости покрытия.
Плазменная установка является объектом, где сложность и многообразие протекающих физико-химических превращений сочетается со слабой информативностью процесса и в некоторых случаях значительную роль играют скорее не количественные показатели, а качественные оценки. Хотя покрытия и наносятся по регламенту, решения по коррекции технологических параметров принимаются оператором на основе личного опыта и носят, по сути, интуитивный характер. Как следствие этого, процесс управления плохо поддается автоматизации в рамках четкой математической логики. Применение же аппарата нечеткой логики позволит моделировать механизм принятия решения и улучшить качество управления установкой.
В отличие от традиционной математики, требующей на каждом шаге моделирования точных и однозначных формулировок закономерностей, нечеткая логика предлагает совершенно иной уровень мышления: процесс моделирования происходит на наивысшем уровне абстракций, при котором постулируется лишь минимальный набор закономерностей [2]. Решающую роль в оптимизации показателей эффективности играют эксперты, которые формулируют правила, определяют количество входных и выходных переменных, число термов для каждой переменной, виды функции принадлежности, так как изменение этих параметров приводит к улучшению или ухудшению процесса управления установкой.
Установка (Рис.1), обеспечивающая стабилизацию режимов напыления, должна включать в себя нечеткий регулятор, в который вводят заданную толщину и пористость покрытия. В процессе напыления производится опрос датчиков толщины и пористости.
Рис.1 Схема процесса плазменного напыления
В случае отклонения указанных параметров на регулятор тока подается сигнал, увеличивающий (уменьшающий) ток дуги, а также уменьшение или увеличение частоты импульсов, поступающих на двигатель вращения напыляемой детали. Для нанесения покрытий с переменными свойствами изделие разбивают на элементарные участки, на каждом из которых свойства принимаются постоянными. На границе участков по сигналу с устройства, фиксирующего положение плазматрона относительно изделия, режим напыления и перемещения изменяется. В пределах каждого участка работает алгоритм стабилизации.
Известно, что физические свойства материалов можно рассматривать как выражение количественной меры их структурной реакции на внешнее воздействие заданной природы. Используемая система контроля обладает расчетно-аналитическими возможностями, превращающими его в систему фотометрической диагностики состояния плазменных покрытий и в средство измерения локальных реальных физических характеристик поверхности покрытия. Физической основой системы является совместный анализ изображения поверхности покрытия и спектра яркости белого света, отраженного от поверхности напыляемой детали и принимаемых фотоприемником. При этом на анализируемом изображении выделены отдельные пиксели, дающие вклад в отражение в выделенном пользователем диапазоне интенсивностей. Первым шагом анализа является проверка степени структурной однородности исследуемого образца в исходном состоянии. При этом под структурной однородностью материала понимается степень однородности распределения на его исходной поверхности микронеровностей задаваемых технологической наследственностью (в результате технологической обработки материала). Именно шероховатость и ее распределение по поверхности образца определяет локальные условия отражения от нее источника света.
Изображение поверхности всех фрагментов детали вводятся в регулятор и с них снимаются спектры отражения белого света. Каждый спектр отражения представляет собой разложение отраженного от поверхности образца белого света по степеням яркости (по интенсивности отражения). Обычно используется диапазон из 256 градаций. Каждый из диапазонов яркости несет в себе информацию о состоянии шероховатости поверхности, которая проявляется в характере ее отражающей способности. Если рельеф глубокий, то на этих участках отмечается повышенное поглощение падающего света (коэффициент экстинкции). При качественном напылении отражение от точек поверхности носит регулярный характер и имеет сравнительно однородное распределение. При отклонении в режимах напыления отражение от точек отличается нерегулярным характером и случайным распределением [3]. Задача состоит в том, чтобы проследить процесс формирования плазменных покрытий и воздействуя на входные параметры управлять им. Измерительная цепь позволяет осуществлять измерение, как нагретых тел, так и холодных за счет подсветки контролируемого участка.
Для измерения толщины покрытия используется принцип оптической триангуляции. Источник света посылает через линзу луч, который отражается от объекта и фокусируется на матрице из фотодиодов (ПЗС), которая преобразует световые сигналы в электрические. Всякое изменение расстояния до поверхности вызывает изменение угла отражения луча и, следовательно, позицию, которую отраженный луч занимает на матрице. Сигналы изображений от матрицы через усилители и АЦП поступают в регулятор, который осуществляет обработку сигналов изображений. Таким образом, производится одновременный анализ пространственных и спектральных свойств объекта. В устройстве реализуется синхронное получение информации датчиком с поверхности, траектория которой совпадает с траекторией напыления. При завершении полного оборота в блоке памяти фиксируются данные о параметрах напыленной поверхности по всему контуру детали. На основе этой информации нечеткий регулятор формирует необходимые управляющие воздействия - скорости вращения шагового двигателя и тока дуги, которые реализуются в последующем цикле.
Как известно, рассматриваемый процесс сопровождается свечением плазменной струи над напыляемой поверхностью. В результате возникает значительная погрешность от оптической помехи, вызванной этим эффектом. Для устранения этого влияния используем разностный сигнал от поверхности Ai при отсутствии Q0(x,t) и наличия света от осветителя Q(x,t).
, (1)
где b(t) – интегральная чувствительность датчика.
Основой устройства управления для плазменного напыления является нечеткий регулятор [4], который использует базы нечетких знаний и реализует композиционные правила логического вывода на основе входной информации, поступающей от фотоэлектрического датчика (Рис.2).
Рис.2 Структурная схема нечеткого регулятора
Теория нечетких множеств и приближенных рассуждений опирается на понятия лингвистической переменной, систему операций над нечеткими множествами и методы построения функции принадлежности.
Состояние покрытия описывается лингвистическими переменными «толщина» и «шероховатость», значения которых задаются с помощью с помощью средств естественного языка и используются для выражения необходимых качественных оценок. Лингвистическая переменная «толщина» может принимать значения из следующего набора характеристик (термов): «малая», «нормальная» и «большая». Соответственно лингвистическая переменная «шероховатость» - «низкая», «средняя», «высокая». Возможные управляющие решения по «скорости вращения» и «току дуги» ограничены в зависимости от конкретной ситуации тремя управляющими воздействиями: «Увеличить УВ», «Не изменять НИ», «Уменьшить УМ». В блоке фаззификации каждому значению лингвистической переменной ставится в соответствие некоторое нечеткое множество со своей функцией принадлежности. Функция принадлежности выражает субъективную возможность наличия определенных свойств. В блоке решений производятся логические операции над нечеткими множествами. В блоке дефаззификации производится процесс нахождения обычного (не нечеткого) значения выходных лингвистических переменных методом центра тяжести. Значение выходной переменной равно абсциссе центра тяжести площади, ограниченной графиком кривой функции принадлежности выходной переменной.
Рассмотрим процедуру поиска управляющего решения на основе алгоритмов нечеткого вывода.
1. Для каждого управляющего решения - по скорости вращения и току дуги, определим матрицы МУМ (Уменьшить), МНИ (Не изменять), МУВ (Увеличить), описывающие силу воздействия соответствующих управляющих решений.
2. Идентифицируем текущее состояние напыленного покрытия S0.
3.Моделируем выбранное управляющее решение. Для этого выполняем композицию нечетких значений признаков напыленного покрытия S0 и нечетких отношений, задающих силу воздействия выбранного управления. В результате получим состояние покрытия S1.
4.Находим величину требуемого управляющего воздействия. Сначала определяем нечеткое отношение, композиция которого с S0 приводит к получению S1. Для этого вычисляем декартово произведение S0S1 и строим матрицу нечетких управляющих решений М.
5. Раскладываем полученное управляющее решение в базисе («УМ», «НИ», «УВ») и находим управляющее воздействие в нечетком виде R.
6. Определяем количественное значение управляющего решения. Для этого строим объединение конъюнкций нечетких множеств, задающих термы «УМ», «НИ», «УВ», со степенями принадлежности этих термов нечеткому множеству R и находим центр площади полученной фигуры.
Заключение.
1.В статье предложена схема установки для плазменного напыления с использованием нечеткого контроллера.
2.Рассмотрена процедура поиска управляющего решения на основе алгоритмов нечеткого вывода.
Не имея методики оценки топографических свойств поверхности и ее геометрических характеристик, адекватно отражающей реальные процессы формирования поверхностного рельефа, невозможно с удовлетворительной достоверностью предсказать поведение этой поверхности в процессе эксплуатации детали или изделия. Особая заинтересованность в такой оценки проявляется в прогнозировании эксплуатационных характеристик таких сложных технических систем, как изделия медицинского назначения с повышенными требованиями к надежности и безопасности функционирования[1]. Все это ставит задачу разработки новых подходов в оценки шероховатости поверхности. Одним из возможных направлений поиска таких подходов является использование теории фракталов, а в качестве оценочного количественного параметра – фрактальной (дробной) размерности D и фрактальных сигнатур[2]. Теория фракталов служит базой для количественного описания диссипативных структур, формирующихся в условиях, далеких от равновесных состояний, как это происходит при плазменном напылении [3].
Анализ полученных с помощью электронного микроскопа фотографий агрегатов частиц (рис.1), напыленных при разных режимах, показывает различие и в их фрактальных размерностях - D. Программная реализация методов вычисления фрактальных характеристик плазмонапыленных покрытий [4,5] позволяет непосредственно на экране компьютера отображать экспериментальные распределения локальных фрактальных размерностей (рис.2).
D=1,83 D=1,37
Рис.1 Микроструктура плазмонапыленного биопокрытия из гидроксиапатита при разных параметрах напыления.
Цвет каждой траектории изображения на образце прямо пропорционален значениям Di . Все изображения получаются в большой палитре псевдоцветов. При этом на двумерном изображении поверхности образца псевдоцветом выделяются все кластеры заданной величиной D фрактальной размерности.
Важной задачей является установить соотношение между параметрами напыления и фрактальной размерностью. В данной работе показано использование нейронных сетей и генетического алгоритма оптимизации для ее обучения. Биологический нейрон имеет тело (сому), дерево входов – дендритов, и выход – аксон (рис.3.a). На соме и дендритах располагаются окончания других нервных клеток. Каждое такое окончание называется синапсом. Проходя через синапс, электрический сигнал меняет свою амплитуду: увеличивает или уменьшает. Это можно интерпретировать как умножение амплитуды сигнала на весовой (синаптический) коэффициент, который может меняться в процессе функционирования синапса. Входные сигналы суммируются в соме, и затем на аксоном выходе генерируется выходной импульс, поступающий на дендриты других нейронов. Искусственный нейрон работает подобным образом. Нейронной сетью называется динамическая система, состоящая из совокупности связанных между собой узлов называемых формальными нейронами, и способная генерировать выходную информацию в ответ на входное воздействие.
Рис.2 Поле и экспериментальное распределение локальных фрактальных размерностей
Математическую модель искусственного нейрона можно представить уравнением
(1)
где y – выходной сигнал нейрона; f(R) – функция выходного блока нейрона; wi – постоянный коэффициент – вес i – го входа; xi – i-й входной сигнал; i=1,2,3,…,n – номер входа нейрона. Выражению (1) может быть поставлена в соответствие структурная схема искусственного нейрона, представленная на рис.3(b). Как видно из рисунка схема включает n входных блоков умножения на коэффициенты wi, один сумматор и выходной блок функционального преобразования. Функция, которую реализует выходной блок, получила название функции активации. Коэффициенты wi получили название синаптических коэффициентов или коэффициентов межнейронной связи. Эти коэффициенты являются аналогами синапсов биологических нейронов.
Рис.3 Биологический (a) и искусственный нейрон (b)
Перед началом работы на блок сумматора подают сигнал начального состояния. На каждый вход нейрона поступают сигналы xi либо от других нейронов, либо с устройства ввода. Каждый входной сигнал xi умножается на коэффициент межнейронной связи wi. В блоке сумматора взвешиваются входные сигналы и алгебраически складываются. Результат суммирования R подается на блок функционального преобразования f(R). Вид функции активации во многом определяет возможности нейронных сетей и метод обучения этой сети. В нашей работе применялась функция активации на базе гиперболического тангенса f[R(t)]=th[R(t)].
Искусственная нейронная сеть (рис.4) не производит вычислений, она трансформирует входной сигнал (входной образ – ток дуги, дисперсность порошка, дистанция напыления) в выходной (фрактальность нанесенного покрытия) в соответствии со своей топологией и значениями коэффициентов межнейронной связи. При функционировании нейронной сети выделяют два главных режима работы – обучение и рабочий. Суть режима обучения заключается в настройке коэффициентов межнейронных связей на совокупность входных образов конкретной задачи.
Установка коэффициентов осуществляется на примерах, сгруппированных в обучающие множества. Такое множество состоит из обучающих пар (не менее 100), в которых каждому эталонному значению входного образа соответствует желаемое (эталонное) значение выходного образа (Табл.1).
Рис.4 Искусственная нейронная сеть для моделирования процесса напыления
Таблица 1
Пример обучающих пар для расчета коэффициентов межнейронных связей
|
Режим напыления (входной образ) |
Фрактальность покрытия D (выходной образ) |
||
|
Ток дуги, А |
Дисперсность порошка, мкм |
Дистанция напыления, мм |
|
|
400 |
50-60 |
70 |
2,36 |
|
450 |
70-80 |
85 |
2,48 |
|
500 |
40-50 |
100 |
2,57 |
При первой подаче очередного эталонного входного образа (ток дуги, дисперсность порошка, дистанция напыления) выходной сигнал (фрактальность) отличается от эталонного. Блок обучения оценивает величину ошибки и корректирует коэффициенты межнейронных связей с целью ее уменьшения. При каждой последующей подаче этого же эталонного входного образа ошибка уменьшается. Процесс продолжается до тех пор, пока ошибка не достигнет требуемого значения. Подсчет отклонения производится суммированием и делением разности между полученным выходным значением и количеством «пар». Мерой успешности данного решения служит отклонение, являющееся разницей между исходными выходными данными и данными, полученными при подстановке в сеть всех тренировочных входных данных, т.е.
, , (2)
где - значение, полученное при пропускании входных параметров i-го тренировочного комплекта через текущее решение данной сети;
- действительное значение выходного параметра;
- отклонение сети для i-го тренировочного комплекта;
- общее количество тренировочных комплектов;
- среднее отклонение сети по всем тренировочным комплектам, является мерой успешности обучения.
Процесс обучения представляет собой решение задачи оптимизации, целью которой является минимизация функции ошибки на данном множестве примеров путем выборки коэффициентов межнейронных связей. Для того чтобы каждая компонента входного вектора данных лежала на отрезке [0,1] или [-1,1] проводят нормирование и центрирование. При известном диапазоне изменения входной переменной, например [xmin,xmax] целесообразно использовать вид преобразования выполняемый по формуле
, (3)
где [a,b] –диапазон приемлемых входных сигналов; [xmin , xmax] – диапазон изменения значений входной переменной (например: ток дуги); p – преобразованный входной сигнал, подаваемый на вход нейронной сети.
В качестве алгоритма обучения сетей используется генетический алгоритм, как наиболее прогрессивный на данный момент. Генетический алгоритм - это стратегия выхода из локальных оптимумов, ради достижения глобального минимума. Она заключается в параллельной обработке множества альтернативных решений, концентрируя поиск на наиболее перспективных из них.
Основой эволюционных процессов служит популяция, в данном случае это многообразие сетей, свойства каждой из сетей (особей) представлены в виде набора коэффициентов, образующих матрицы преобразования (A..Z) и смещения (a..z) каждого слоя, содержащегося в сети. Т.е. решение ищется в виде
(4)
где - вектор входных значений.
Нами введены новые понятия: эра - промежуток времени, состоящий из N эпох, реальность - направление развития популяции за период эры. Эти понятия служат для описания усовершенствований в традиционном генетическом алгоритме. В каждый момент времени существуют K реальностей, каждой из которых поставлена в соответствие совокупность нейронных сетей. В момент начала новой эры происходит определение наилучшей совокупности сетей и параметрами остальных нейронных сетей становятся параметры наилучшей. Таким образом, на графике отклонений в момент перехода в новую эру мы имеем характерную точку, совпадающую с отклонением наилучшей совокупности сетей. Последующее обучение начинается, в отличие от начального момента, с определенных значений достигнутой наилучшей совокупности. Критериями остановки обучения служат прохождение определенного количества эр, либо достижение максимально требуемого отклонения. Следует отметить, что разделение на эры позволяет не только найти наиболее оптимальное решение, но и распределить решение задачи для сети из нескольких компьютеров.
Рассмотрим работу генетического алгоритма функционирования, приведенного на рис.5,6.
Происходит задание начальных параметров обучения и тренировочных комплектов.
Устанавливается количество эр.
Количество реальностей можно сделать изменяемым с течение эр.
Сохраняются все матрицы весовых коэффициентов и смещений лучшей сети из реальности.
Сравниваются отклонения лучших сетей всех реальностей и находится наименьшее отклонение, что позволяет всем совокупностям сетей новой эры присвоить свойства лучшей реальности предыдущей эры.
Происходит создание новой совокупности сетей и определение начальных весов всех сетей (если это первая эра, то эти значения произвольны).
Количество эпох соответствует количеству итераций подбора коэффициентов данной совокупности.
При достижении максимально требуемого отклонения цикл прерывается.
В зависимости от выбранных параметров отбора происходит разделение особей на подходящие для дальнейшего размножения и на недееспособные, подлежащие уничтожению.
10) Кроссинговер - оператор, который выбирает две родительские особи (сети) и путем передачи некоторых весов от одной к другой образуется необходимое количество новых особей. Мутации - добавляют небольшие изменения к передающим весам. Путём мутаций возможно появление особей с новыми свойствами, лучшими чем у родителей. Коэффициент мутации в данной программе вычисляется по формуле:
, (5)
где - отклонение между решениями каждой из сетей;
- подбирается для каждой задачи индивидуально и находится в диапазоне от 0,0001 до 0,01;
- произвольное число 0..4 применяется для большего разнообразия мутаций.
Рис.5 Блок-схема генетического алгоритма
11) После преобразований старая популяция заменяется на новую и происходит полное преобразование совокупности особей.
12) Происходит сравнение между тренировочными и выходными параметрами, а также рассчитываются отклонения полученного результата от истинного значения.
На этом заканчивается одна итерация.
С математической точки зрения задача обучения нейронных сетей сводится к продолжению функции, заданной в конечном числе точек на всю область определения. При таком подходе входные данные сети считаются аргументами функции, а ответ сети – значением функции.
Рис.6 Продолжение генетического алгоритма
На этом заканчивается одна итерация.
Описанный алгоритм обладает тем свойством, что если долго пропускать через нейронную сеть все пары входных и выходных векторов, то придем к такому распределению весов, при котором для каждого входного вектора обеспечивается выработка правильного выходного вектора.
Нейронная сеть и генетический алгоритм реализованы в среде программирования Delphi. В диалоговом окне (рис.7) устанавливается конфигурация нейронной сети, количество тренировочных пар, количество эпох, количество слоев, адрес регистра откуда считываются параметры плазменного напыления и адрес регистра куда записывается фрактальная размерность. В левой стороне окна показан процесс обучения нейронной сети с каждой итерацией, количество которых задаются в окне «количество эпох». Это отклонение подсчитывается по формуле (2) и как видно из рисунка с каждой итерацией приближается к нулю. Достоинство данной программы состоит в том, что для обучения и настройки сети можно задавать произвольное количество входных параметров плазменного напыления, а на выходе получать один – фрактальную размерность.
Рис.6 Диалоговое окно для настройки нейронных сетей для плазменного напыления
Заключение
1. В данной статье впервые приведена методика определения фрактальной размерности плазмонапыленных покрытий при известных параметрах напыления с использованием нейронных сетей.
2. Обучение нейронных сетей производилось с помощью генетического алгоритма оптимизации как наиболее прогрессивного на данный момент.
3.Нейронная сеть и генетический алгоритм обучения реализованы в среде программирования Delphi.
ЛЕКЦИЯ 17
ПРИМЕНЕНИЕ ПЕРЕДОВЫХ МЕТОДОВ В СРЕДСТВАХ АВТОМАТИЗАЦИИ ИССЛЕДОВАНИЯ СТРУКТУРЫ МАТЕРИАЛОВ
Решение задачи создания поверхностей с определенными свойствами, необходимыми для стабильного функционирования изделий в процессе их эксплуатации, является насущной необходимостью в области технологического управления качеством поверхности таких изделий. Постулатом звучит тезис о том, что качество поверхности оказывает значительное влияние на эксплуатационные свойства деталей и изделий в целом.
Однако, несмотря на неоспоримость и солидный возраст этого постулата, проблемы формирования качества поверхности, и в частности, такой важнейшей его характеристики как шероховатость, продолжают существовать, и более того, приобретают особую актуальность в связи с созданием новых технологий обработки материалов. Они отчетливо проявляются в области нанотехнологий, для которых шероховатость рассматривается не как вторичная характеристика, являющаяся «откликом» структуры поверхностного слоя на воздействие того или иного физического процесса (как в обработке резанием, например), а как свойство самой структуры, тем более, что размеры таких слоев сопоставимы с длиной свободного пробега в них электронов.
Качество поверхности традиционно характеризуется шероховатостью (средним арифметическим отклонением профиля Ra, максимальной высотой неровностей Rmax, средним шагом неровностей профиля Sm и т.п.) и физико – механическими свойствами поверхностного слоя. При этом шероховатость рассматривается как «отклик» на воздействие и является следом инструмента на обрабатываемой поверхности, закрепленный в определенных геометрических образах, аппроксимированных простейшими геометрическими телами – сферами, конусами, цилиндрами и т.п. При этом влияние на шероховатость оценивается только через некоторые параметры режима обработки, обычно считающиеся факторами влияния (скорость, глубина резания и т.п.).
Естественно, что, не имея методики оценки топографических свойств поверхности и ее геометрических характеристик, адекватно отражающей реальные процессы формирования поверхностного рельефа, невозможно с необходимой достоверностью предсказать поведение этой поверхности в процессе эксплуатации детали или изделия.
Все это ставит задачу разработки новых интеллектуальных подходов в оценке шероховатости поверхности. Одним из возможных направлений поиска таких подходов является использование теории фракталов, а в качестве оценочного количественного параметра – фрактальной (дробной) размерности D и фрактальных сигнатур. Такой подход позволит внести в оценку шероховатости поверхности свойство интеллектуализации.
В связи с интенсивным развитием в последние десятилетия методов обработки концентрированными потоками энергии – КПЭ (лазерной, плазменной, электроэрозионной), а также нанотехнологий (химическая сборка, золь – гель процессы, парофазное осаждение металлов, атомно – слоевая эпитаксия), возникают значительные трудности в описании и оценке шероховатости профильным методом. Элементы шероховатости (возникающие при взаимодействии материала с потоками энергии, высокими давлениями, высокоскоростными газовыми средами, комбинациями механических и ультразвуковых колебаний) весьма специфичны и имеют «странную» форму – грибообразную, гребешковую, ботироидальную.
В этих случаях представляется весьма затруднительным или совсем невозможным использование для описания шероховатости поверхности классические геометрические параметры.
Плодотворное применение теория фракталов имеет место в области современного материаловедения для решения задачи получения материалов с заданными свойствами. При этом теория фракталов органично объединена с представлениями о синергетике, как теории о самоорганизующихся структурах. Можно сказать, что теория фракталов служит базой для количественного описания диссипативных структур, формирующихся в условиях, далеких от равновесных состояний. Такой подход позволил выделить в науке о материалах магистральное направление – фрактальное материаловедение. Становится возможным установление связей между составом, фрактальной структурой и свойствами материала, что весьма важно при исследовании процесса формирования поверхности, например, в нанотехнологии, где, невозможно отделить матричную структуру материала от структуры его поверхностных слоев.
Между теорией фракталов, опирающейся на геометрию и теорию размерности, и теорией динамического хаоса существует тесная связь. Теория фракталов рассматривает вместо целочисленных мер - дробные и базируется на новых количественных показателях в виде дробных размерностей D и соответствующих сигнатур. Фрактальные дробные размерности D характеризуют не только топологию объектов, но и отражают процессы эволюции динамических систем и связаны с их свойствами.
Основой исследований физико – химических процессов металлургии, материаловедения и технологических методов обработки является термодинамика, позволяющая установить общие закономерности поведения систем из большого числа частиц независимо от специфических особенностей механизма протекающих в них процессов. При физико – химических методах обработки, инструментом является по сути сама рабочая среда (жидкость, газы, пары металлов и т.д.), элементы которой, активизированные высокими температурой, давлением и различного рода полями, интенсивно взаимодействуют со всей обрабатываемой поверхностью материала почти одновременно во множестве точек своего расположения в рабочем пространстве. Это и создает так называемый эффект группового воздействия на обрабатываемую поверхность. Итак поверхность, сформированную посредством физико – химических методов обработки, можно представить как результат воздействия на материал целой совокупности совместно действующих процессов, обусловленных наложением различного рода активизирующих факторов, и рассматривать ее в качестве синергетической системы, которой также свойственна стохастичность.
К взгляду на процесс формирования рельефа поверхности (в частности, шероховатости) как описываемый в рамках фрактального анализа, можно прийти через рассмотрение природы процессов, лежащих в основе современных технологических методов обработки. В контексте намеченных подходов в оценке механизмов формирования шероховатости поверхности, можно все разнообразие физико - химических методов обработки подразделить на три основных класса:
класс А – методы, при которых формирование поверхности осуществляется за счет процессов съема поверхностных слоев материала при неизменной матрице (основной материал);
класс В - методы, формирующие свойства поверхности за счет процессов нанесения (осаждения) материала на матрицу, его частичной диффузии в поверхностные слои и изменения свойств поверхности при неизменной матрице;
класс С – методы, позволяющие формировать структуры, выполняющие функции как матрицы так и поверхности одновременно за счет сверхминиатюрных размеров таких структур (нанотехнологии).
Большинство процессов, лежащих в основе физико - химических методов обработки (в первую очередь обработка высококонцентрированными потоками энергии, обработка в растворах электролитов с наложением электрического поля и т.п.) относятся к динамически устойчивым неравновесным состояниям, подчиняющимся принципам синергетики и образуют так называемые неравновесные технологии. Такие процессы вызывают, как правило, образование диссипативных структур, требующих для своего существования постоянного притока энергии извне. Приток обеспечивается за счет электрической, тепловой, световой и т.п. энергии, вводимой в зону обработки специальными устройствами (источниками питания, электронными пушками, системами накачки и т.д.). Опираясь на представления о процессах, далеких от равновесного состояния, необходимо ввести для их описания теорию фракталов, а для количественной оценки шероховатости поверхности – фрактальную (дробную) размерность D или фрактальные сигнатуры.
2. Указанные процессы связаны с качественно новыми механизмами образования рельефа поверхности, отличными от традиционной обработки резанием. Эти процессы обусловлены применением различных полей (электромагнитных, тепловых, и.т.п.) при условии высоких температур и давлений, что приводит к сложному одновременному их воздействию на обрабатываемую поверхность. Такие процессы образуют методы обработки, которые условно могут быть названы методами группового воздействия, причем формирование поверхности начинается почти мгновенно и протекает одновременно во множестве зародышевых точек, хаотически расположенных по всей обрабатываемой поверхности. Можно предположить, что такой процесс осуществляется по мозаичной схеме, при которой каждый элемент поверхности обладает “автономностью” формирования (роста, растворения, плавления и т.д.). В зависимости от того, на каком уровне осуществляется протекание подобных процессов (микро-, мезо -, макро-), можно говорить об атомах и молекулах, их кластерах и непрерывно протяженных областях атомов и молекул, формирующих обрабатываемую поверхность.
3. В формировании рельефа поверхности принимают участие как внешняя рабочая среды, так и структура обрабатываемого материала. К рабочим средам относятся растворы электролитов, диэлектрические среды, атмосфера активных и инертных газов, пары металлов и т.п., а в качестве параметров условий можно назвать, например, температуру, скорость течения электролита, давление, наложение различного рода полей. Существенный вклад в образование поверхностных структур того или иного вносят несовершенства строения решетки обрабатываемого материала, влияющие на плотность и равномерность распределения таких структур по площади обработки. Согласно теории фрактального материаловедения, несовершенства строения, проявляющиеся как в матрице так и на поверхности, обусловлены в свою очередь механизмами самоорганизации диссипативных структур со спонтанной их перестройкой вблизи точек бифуркаций, связанных с фрактальными свойствами материалов. Проявлением действия таких механизмов можно считать выход на поверхность различного рода несовершенств структуры – вакансий, дислокаций, полос скольжения, границ зерен, атомных кластеров (микроуровень), блоков мозаики, дислокационных ансамблей (макроуровень), сформированных на предыдущих стадиях обработки материалов при литье, прокатке, термообработке и т.п.
Такие особенности структуры и предопределяют развитие элементов обрабатываемой поверхности в начальный момент.
Для проверки предложенного подхода, были проведены экспериментальные исследования поверхности образцов, обработанных методами алмазного шлифования, микродугового оксидирования, электроэрозионного синтеза покрытий (упрочнение) и алмазного точения с последующим электрохимическим стравливанием. В качестве матричной основы образцов использовались материалы АК – 12М, АД – 16, сталь 45.
Измерения фрактальной размерности D и фрактальных сигнатур (фрактальных кепстров) поверхности образцов проводились по специальной методике. Рез Программная реализация методов вычисления фрактальных характеристик позволяет непосредственно на экране компьютера отображать экспериментальные распределения локальных фрактальных размерностей.. Цвет каждой точки изображения образца прямо пропорционален значениям . Все измерения получаются в большой палитре псевдоцветов. При этом на двумерном изображении поверхности образца псевдоцветом выделяются все кластеры с заданной величиной D фрактальной размерности.
Анализ численных результатов исследований поверхности образцов позволяет сделать вывод о существовании областей поверхности, обладающих фрактальными свойствами. Это подтверждается фрактальными сигнатурами и вероятностными распределениями с тяжелыми хвостами, а также дробными значениями размерности как по изображению (D), так и по спектру (Ds). Отметим, что значения фрактальной размерности изображений должны удовлетворять условию D и Ds . Значения Ds, меньшие двух, определяются погрешностью алгоритмов, и в нашем случае должны интерпретироваться, как быстрое приближение Ds к топологической размерности плоскости.
Результаты экспериментов представлены на рис. 1. На фрактальных сигнатурах (позиции б на рис. 1) показано среднее значение фрактальной размерности D при ее среднеквадратической величине . В режиме кластеризации, задавая требуемый диапазон локальных фрактальных размерностей , мы на экране компьютера получаем поле фрактальных размерностей, для которых все значения отображаются черным цветом.
Программная реализация методов вычисления фрактальных характеристик позволяет непосредственно на экране компьютера отображать экспериментальные распределения локальных фрактальных размерностей.. Цвет каждой точки изображения образца прямо пропорционален значениям . Все измерения получаются в большой палитре псевдоцветов. При этом на двумерном изображении поверхности образца псевдоцветом выделяются все кластеры с заданной величиной D фрактальной размерности.
а б
в
Рисунок 3.131 Фрактальный анализ поверхности образца:
а – изображение образца, обработанного алмазным точением,
б – фрактальная сигнатура (фрактальный кепстр) образца,
в – поле и экспериментальное распределение локальных фрактальных размерностей
В данном разделе на основании проведенных экспериментов впервые предложен универсальный метод оценки качества поверхности изделий с использованием различных фрактальных характеристик. Существование фрактальных областей обработанных поверхностей подтверждает возможности кластерного механизма формирования поверхности (на микро -, мезо -, макро – уровнях), являющегося следствием динамических неравновесных процессов. В связи с этим особенно интересным представляется разработка фрактально - синергетической модели процесса формирования рельефа поверхности (шероховатости), основанной на анализе заложенных в методах группового воздействия процессов самоорганизации. При этом шероховатость поверхности и поверхностный слой материала необходимо рассматривать как единую иерархическую фрактальную или мультифрактальную структуру. Такая модель позволит не только прогнозировать механизмы формирования шероховатости и физико – механических свойств поверхностного слоя, но и управлять ими.
В современном производстве изделий машиностроительного, приборостроительного и медицинского назначения значительное место принадлежит новым материалам, обеспечивающим требуемый комплекс функциональных характеристик. Экономически и технически часто оправдано использование этих материалов в виде покрытий, наносимых на поверхность деталей, изготовленных из простых в обработке и дешевых материалов. Различают износостойкие, защитные, газодиффузионные, декоративные покрытия и покрытия, обладающие особыми свойствами. Неоднородность структуры износостойких покрытий, приводящая к различной плотности и твердости, отрицательно сказывается на их обрабатываемости: возрастает трудоемкость, снижается точность размеров и формы. Автоматизированная обработка таких покрытий является практически неосуществимой, поскольку отсутствие объективной информации о строение материала не позволяет прогнозировать изменение его обрабатываемости и осуществлять корректировку режимов. Получать достоверную информацию о структуре покрытия также сложно в автоматическом режиме из-за разнообразия формы и размеров его компонентов (агломератов, пор, микрокапель), что не позволяет формализовать описание и дать рекомендации по корректировке режимов напыления.
Очевидно, в этом случае также необходимо иметь объективное описание структуры, позволяющее вносить коррективы в режимы и схему напыления для повышения однородности. По- видимому, в обоих случаях наиболее рациональным будет формирование структуры покрытия из сферических образований, сравнительно легко поддающихся математическому описанию, что позволит построить оптимальную технологию последующей обработки.
Размер шарообразных частиц и их количество зависит от режимов напыления, что влияет на последующую обрабатываемость и эксплуатационные характеристики покрытия: адгезию, когезию, удельную поверхность.
Практический интерес представляет разработка алгоритма и программы автоматического распознавания микрочастиц на цифровом изображении. При наличии данных инструментов, можно говорить о возможности создания системы автоматической оценки характеристик напыленных материалов по цифровым фотографиям их поверхностей.
Задача детектирования шарообразных микрочастиц на полутоновом изображении поверхности, можно сформулировать как задачу классификации каждого из участков снимка как содержащего или не содержащего микрочастицу. Микрочастицы имеют разную величину, поэтому участки детектирования будут различаться по размеру. С другой стороны, все микрочастицы имеют схожую шарообразную форму, что позволяет не строить различные классификатора, а проводить детектирование с помощью одного классификатора и масштабирования исходного изображения. Мы будем иметь представление об относительном количестве сфероидных частиц и тем самым о предсказуемости технологических и эксплуатационных свойств покрытия.
Существует множество методов классификации изображений [11]. В предлагаемой справочнике для классификации изображений был применен метод главных компонент. Этот метод является одним из наиболее подходящих в условиях неравномерной освещенности и при наличии частично пересекающихся объектов. Задача детектирования микрочастиц на полутоновом изображении может быть сведена к определению, является ли отдельный участок изображения микрочастицой или нет. Поэтому необходимо подготовить обучающие примеры, которые будут содержать как микрочастицы (позитивное детектирование), так и участки напыленной поверхности, не содержащие микрочастицы (негативное детектирование).
Для правильной работы алгоритма все обучающие примеры (Рис.3) должны быть приведены к одному и тому же размеру. Мы остановились на размере 100x100 пикселей, т.к. это был средний размер изображений микрочастиц, получаемых с помощью электронного микроскопа.
Рис.1 Позитивные (слева) и негативные (справа) обучающие примеры вместе с соответствующими градиентными представлениями
Кроме того в работе мы использовали не только полутоновые изображения, но и их градиентные версии, полученные с помощью свертки изображения с оператором Собеля (1) и (2), выделяющего переходы между полутонами. В ситуации, когда контуры микрочастиц похожи друг на друга, градиентные версии изображений предоставляют дополнительную информацию, обеспечивающее более надежное детектирование.
, (1) где I - исходное изображение.
Градиентное изображение G найдем по формуле
(2)
Метод главных компонент, который применен в этой работе, является способом уменьшения размерности данных при минимальной потере информации. При использовании метода главных компонент мы будем искать пространства меньшей размерности, в ортогональной проекции на которые разброс данных будет максимизирован. Мы формируем представление изображения I(x,y) в виде линейной модели с базовыми функциями Ψi и коэффициентами :
Метод главных компонент создает линейную модель, которая отражает максимум вариаций данных. С одной стороны, мы можем искать вектор υi, который минимизирует среднеквадратичную ошибку Eγ между исходными данными di и проекцией этих данных на υ:
С другой стороны, мы можем попытаться найти вектор υ, который максимизирует дисперсию проекции данных на вектор υ (3). В обоих случаях результаты будут аналогичны.
, (3)
где D – матрица, столбцы которой представляют собой векторы данных di.
В соответствии с (3), вектор υ может быть найден как решение оптимизационной задачи (4). Множитель Лагранжа λ был введен в целевую функцию для того, чтобы вектор решения υ был единичным:
(4)
Найдем оптимальное значение υ, взяв производную от (4) и приравняв ее нулю:
(5)
После несложных преобразований, из выражения (5) мы получаем выражение (6), которое можно определить как задачу нахождения собственных векторов и собственных значений λ матрицы C=DDT:
(6)
Фактически, весь метод главных компонент заключается в вычислении собственных векторов и собственных значений ковариационной матрицы C построенной с использованием исходных данных. В нашем случае исходными данными являются полутоновые и градиентные изображения размерностью пикселей. Столбцы матрицы D представляют собой набор яркостей пикселей изображения , а общее количество столбцов равно количеству обучающих примеров.
Корреляционная матрица имеет в этом случае весьма высокую размерность и поиск ее собственных векторов и собственных значений представляет сложность с вычислительной точки зрения. Сирович и Кирби [11] доказали, что собственные векторы и собственные значения матрицы равны собственным векторам и собственным значениям матрицы . Последнее наблюдение позволяет в итоге оперировать квадратной матрицей, размерность которой равна количеству обучающих примеров.
Для вычисления главных компонент, по каждому из наборов обучающих изображений составим матрицы яркости пикселей D размерностью , где – количество пикселей на обучающем изображении (при использовании изображения , ), b– количество обучающих изображений для каждого из четырех наборов (в нашем случае по 100 изображений): микрочастицы, не микрочастицы и их градиентные варианты. Затем вычисляется ковариационная матрица, причем необходимо учитывать, что среднее значение изображения вычитается из каждого обучающего изображения, и находятся собственные векторы υ и собственные значения ковариационной матрицы λ. Количество собственных значений меньше или равно размерности b.
После того, как собственные векторы и собственные значения рассчитаны, мы можем вычислить так называемые собственные изображения A – компоненты, по которым фактически будут раскладываться наши изображения при детектировании:
После того, как собственные изображения вычислены, мы можем спроектировать исходный участок снимка на ограниченное количество собственных изображений, а затем восстановить исходное изображение из проекций. Восстановленное изображение будет тем ближе к оригиналу, чем более подходящий набор собственных изображений был выбран при проектировании, т.к. меньше информации будет потеряно во время трансформаций.
При обучении детектора было получено четыре набора собственных изображений:
микрочастицы;
градиентные варианты микрочастиц;
фон;
градиентные варианты фона.
Следовательно, если спроектировать/восстановить изображение микрочастицы (Рис.4 слева) с помощью ограниченного набора собственных изображений для микрочастиц (Рис.4 центр), то результат будет лучше, чем если спроектировать/восстановить то же изображение с помощью ограниченного набора собственных изображений для фона (Рис.4 справа).
Рис.4 Результат восстановления исходного изображения
Формализуя вышеприведенные принципы, производим проектирование изображения I на собственные изображения A, с учетом среднего изображение для этого набора собственных изображений:
где P – проекция изображения I на собственные изображения A, A – матрица, столбцы которой состоят из собственных векторов матрицы ковариации C.
Для восстановления исходного изображения будем применять следующее выражение:
где Ir- реконструированное изображение.
Для каждого изображения составим четыре метрики, показывающие различия между оригинальным изображением и реконструкцией с помощью собственных изображений для микрочастиц (d1) и для фона (d2), между соответствующим градиентным изображением и его реконструкцией с помощью собственных градиентных изображений для микрочастиц (d3) и собственных градиентных изображений для фона (d4). Используем классификатор в следующей форме:
(7)
Если D больше порогового значения D > Dпор, то полагаем, что исследуемое изображение является микрочастицей, в противном случае оно является фоном. Возникает вопрос, что принять за расстояние между двумя изображениями. В данной работе мы сравниваем две альтернативы: простой разности яркостей соответствующих пикселей двух изображений (8) и с помощью взаимной информации между двумя изображениями (9).
(8)
, (9)
где p(x,y) – совмещенная гистограмма распределения яркостей пикселей, p1(x), p2(x) – гистограммы распределения яркостей пикселей.
На Рис.5 представлена сравнительная операционная характеристика детектора, показывающая зависимость между долей ложных срабатываний детектора (горизонтальная ось) и долей корректных срабатываний детектора (вертикальная ось).
Рис.5 Сравнительная операционная характеристика детектора с использование разных метрик для оценки расстояния между изображениями (слева) и пример работы детектора (справа)
Фактически, этот компромисс между долей ложных и корректных срабатываний выбирается подстройкой параметра Dпор. Для обучения детектора были использованы 100 позитивных и 100 негативных примеров, а для его тестирования были использованы 200 позитивных и 500 негативных примеров участков изображения. В детекторе было применено 10 первых собственных изображений, как для позитивных, так и для негативных примеров.
Как следует из рисунка, простая разница яркостей пикселей (8) ведет себя лучше для малого процента ложных срабатываний. Экспериментально установлено, что метрика на основе взаимной информации показывает худшие результаты для малого количества собственных значений и, кроме того, выражение (8) может быть рассчитано в 2 раза быстрее, чем выражение (9), что сокращает время обработки.
Для нахождения всех частиц на снимке, полученном с помощью электронного микроскопа, нам необходимо пройти сканирующим окном по всему изображению и для каждого фрагмента определить, есть ли в нем микрочастица или нет.
После применения детектора к снимку, мы имеем множество позитивных детектирований (квадратных рамок), большинство из которых сконцентрировано вокруг микрочастиц (Рис.6). Поэтому в работе мы применили следующий метод для удаления лишних детектирований. Предположим, после работы алгоритма существуют 2 пересекающихся детектирования (Рис. 6 слева) и вероятность того, что микрочастица действительно находится там, где зафиксировано второе детектирование (box2) выше, чем вероятность ее нахождения там, где зафиксировано первое детектирование (box1). Эта вероятность пропорциональна параметру D в (7). Т.к. мы интересуемся только относительными величинами, то нет необходимости производить регрессионный анализ над D для поиска истинных значений вероятностей.
Рис.6 Пересекающиеся окна (слева), снимок после применения алгоритма удаления лишних детектирований (справа).
Мы сохраняем box1, если отношение площади конъюнкции (Ac) box1 и box2 к площади дизъюнкции (Ad) box1 и box2 меньше чем параметр Rmax (10). В противном случае, мы полагаем, что box1 и box2 относятся к детектированию одной и той же микрочастицы, и мы отбрасываем box1. Параметр Rmax=0,4 был выбран как компромисс между возможностью детектирования близко расположенных микрочастиц и загруженностью ложными детектированиями.
(10)
Как было сказано ранее, мы выбрали исходный размер изображений, на которых производилась тренировка детектора пикселей. Все микрочастицы имеют разный размер, поэтому детектирование окном пикселей производится по предварительно масштабируемому снимку. Чем больше шагов масштабирования, тем более точный результат детектирование, но тем больше время работы алгоритма. Дополнительной особенностью является то, что порог срабатывания детектора Dпор необходимо увеличивать при уменьшении размеров окна для минимизации количества ложных срабатываний.
По окончанию работы программы, написанной в среде Matlab, мы имеем распределение микрочастиц по размерам. Используя эту информацию, возможно формирование экспертной системы, которая будет способна автоматически анализировать снимки поверхности и формировать отчет о характеристиках полученного материала. В дальнейшем, эта информация может быть интегрирована в экспертную систему, управляющую режимами обработки материалов концентрированными потоками энергии. Например, может быть предложен следующий алгоритм разработки маршрутной технологической финишной обработки прецизионных деталей с покрытиями Рис.7.
Рис.7 Алгоритм маршрутной технологии финишной обработки прецизионных деталей с покрытиями
Процесс плазменного напыления заключается в создании плазменной струи, вводе в нее наносимого материала, расплавлении и разгоне частиц, их движении в газовом потоке и осаждении на поверхность заготовки. Наличие в газодисперсном потоке частиц, находящихся к моменту соударения с основой в различных агрегатных состояниях, является важным фактором, определяющим характер и степень структурной и механической неоднородности материала, получаемого методами плазменного напыления.
Существенные изменения происходят в ряде случаев с химическим составом материала вследствие взаимодействия напыляемых частиц с газами окружающей атмосферы и плазмой. При протекании химических реакций на поверхности могут образовываться газообразные продукты реакции, отводимые в поток и влияющие на другие частицы. За время пребывания частицы в плазме может происходить несколько циклов обновления материала на обрабатываемой поверхности [1].
С целью изучения морфологии плазменного покрытия из гидроксиапатита и его химического состава после напыления были проведены исследования напыленных образцов [2]. В данной работе мы концентрировали свое внимание на изучении микровыступов шарообразной формы (Рис.1), образующихся на напыляемой поверхности, так как их размер и количество зависит от режимов напыления и влияет на эксплуатационные характеристики покрытия: адгезию, когезию, биосовместимость.
Практический интерес представляет разработка алгоритма и программы автоматического распознавания микрочастиц на цифровом изображении. При наличии данных инструментов, можно говорить о возможности создания системы автоматической оценки характеристик напыленных материалов по цифровым фотографиям их поверхностей.
Методика детектирование микрочастиц
Задача детектирования шарообразных микрочастиц на полутоновом изображении поверхности, аналогичном Рис.1, можно сформулировать как задачу классификации каждого из участков снимка как содержащего или не содержащего микрочастицу. Микрочастицы имеют разную величину, поэтому участки детектирования будут различаться по размеру. С другой стороны, все микрочастицы имеют схожую шарообразную форму, что позволяет не строить различные классификатора, а проводить детектирование с помощью одного классификатора и масштабирования исходного изображения.
Существует множество методов классификации изображений [3]. В более ранних работах мы рассматривали метод классификации изображений на основе метода главных компонент. В данной работе мы рассматриваем определение сильного классификатора на основе набора слабых классификаторов используя один из вариантов алгоритма бустинга [4]. Нами будет показано, что использование классификатора построенного с помощью бустинга позволяет получить лучшие результаты, чем применение классификатора на основе метода главных компонент.
Подготовка обучающей информации
Как было отмечено в пункте 2, задача детектирования микрочастиц на полутоновом изображении может быть сведена к определению, является ли отдельный участок изображения микрочастицой или нет. Поэтому необходимо подготовить обучающие примеры, которые будут содержать как микрочастицы (позитивное детектирование), так и участки напыленной поверхности, не содержащие микрочастицы (негативное детектирование).
Для правильной работы алгоритма все обучающие примеры (Рис.2) должны быть приведены к одному и тому же размеру; мы остановились на размере 100x100 пикселей, т.к. это был средний размер изображений микрочастиц, получаемых с электронного микроскопа.
Рис.2 Обучающие примеры содержащие (слева) и не содержащие микрочастицы (справа)
Слабые классификаторы
Основная идея алгоритмов бустинга для детектирования объектов заключается в объединении множества слабых классификаторов, дающих точность детектирования лишь немногим более 50%, в один сильный классификатор. Сильный классификатор позволяет достигнуть высокую точность в определении наличия объекта на конкретном участке изображения.
Каждый из слабых классификаторов вычисляет свое характеристическое значение для окна детектирования используя три последовательных шага. На первом шаге мы свертываем изображение в окне детектирования с фильтром . Данный фильтр выбирается из 13 фильтров, часть из которых представлена на Рис. 3 сверху. Типы используемых двумерных фильтров аналогичны представленным в работе [3]:
1 - Дельта функция
2-7 - производные фильтра Гаусса размером 3x3 пикселя по разным направлениям
8 - функция Лапласа
9 - детектор углов
10-13 - детекторы граней размером 3x5, 3x7, 5x3 и 7x3 пикселей
На втором шаге вычисления значения классификатора, мы представляем изображение используя гистограмму. А затем вычисляем дисперсию (второй момент ) или коэффициент эксцесса (четвертый момент ) гистограммы. На третьем шаге мы накладываем на окно детектирования одну из 30 масок , которая позволяет локализовать особенность в пределах одного окна детектирования. Несколько масок представлено на Рис.3 внизу. Аналогично работе [3] мы применяем прямоугольные маски, которые позволяют эффективно проводить вычисления.
Рис.3 Обучающие примеры содержащие (слева) и не содержащие микрочастицы (справа)
В итоге мы рассчитываем гиcтограмму обрезанного и отфильтрованного изображения в окне детектирования и вычисяем ее дисперсию и коэффициент эксцесса. Всего существует слабых классификаторов в форме (1) на основе которых мы будем строить один сильный классификатор с помощью алгоритма бустинга.
(1)
Алгоритм бустинга для построения детектора
Основная идея бустинга заключается в создании сильного классификатора из набора слабых классификаторов используя аддитивную модель (2) путем минимзации экспоненциальной фунции ошибки (3). На каждой итерации алгоритма бустинга, примеры из тренировочного набора которые были классифицированы корректно получают меньший весовой коэффициент , а те, которые часто классифицировались неправильно, получают больший вес. Из формулы (3) видно, что если результат классификации детектором совпадает по знаку с фактическим наличием микрочастицы на изображении, то функция ошибки минимизируется.
(2)
(3)
где - слабые классификаторы, - сильный классификатор, - тренировочные изображения, - объект или фон представлен на тренировочном изображении , - количество тренировочных изображений.
Существует множество вариаций бустинга, в данной работе мы остановились на версии алгоритма GentleBoost, который можно описать следующим образом:
1. Инициализация: веса для каждого тренировочного примера задаются равными друг другу
2. На каждой итерации алгоритма
2.1. Выбрать оптимальный слабый классификатор и параметры ступенчатой функции слабого классификатора которые решают взвешенную задачу наименьших квадратов:
2.2. Определить оптимальный слабый классификатор в форме регрессионной ступенчатой функции из предыдущего шага:
2.3. Обновить сильный классификатор:
2.4. Обновить веса для примеров, веса неверно классифицированных примеров увеличиваются, а веса верно классифицированных примеров уменьшаются. Это требуется для того чтобы следующий слабый детектор был выбран более специализированным именно под неверно классифицированные примеры:
3. Определить сильный классификатор в виде:
На Рис.4 можно видеть, как изменяются ROC-кривые детектора. ROC-кривая (операционная характеристика приемника) - зависимость процента корректных позитивных срабатываний детектора (микрочастица присутствует на изображении и детектор подтверждает это) от процента ложных позитивных срабатываний (частица отсутствует на изображении, но детектор определяет микрочастицу).
Рис.4 ROC-кривые для классификатора на основе бустинга с разым количеством слабых детекторов (слева), сравнение ROC-кривых классификатора на основе бустинга с классификатором на основе метода главных компонент (справа)
Одним из основных преимуществ бустинг алгоритмов относительно других методов построения классификаторов является то, что они практически невоспреимчивы к перетренированности. Чем больше итераций бустинга мы используем, т.е. чем больше порядок классификатора, тем лучше получаются результаты не только на тренировочном, но и на контрольном множестве примеров. Также из Рис.4 слева видно, что точность детектирования улучшается с увеличением количество слабых детекторов (итераций бустинга) в сильном детекторе.
Как видно из Рис.4 справа, ROC-кривая, соответствующая детектору построенному с помощью бустинга, имеет значительно более высокий процент детектирования при значительно меньшем количестве ложных срабатываний, чем кривые для детектора на основе метода главных компонент. Остается открытым вопрос, почему детектор на основе метода главных компонент работает несколько лучше при малой частоте ложных срабатываний.[тут большая картинка с найденными шарами]
Особенности практической реализации
Описанный в пункте 5 метод позволяет определять, является ли исследуемое окно микрочастицей или нет. Для нахождения всех частиц на снимке, полученном с помощью сканирующего микроскопа, нам необходимо пройти сканирующим окном по всему снимку и для каждого фрагмента определить, есть ли в нем микрочастица или нет.
После применения детектора к снимку, мы имеем множество позитивных детектирований, большинство из которых сконцентрировано вокруг микрочастиц (Рис.4). Поэтому в работе мы применили метод для удаления лишних детектирований. Предположим, после работы алгоритма детектирования существуют 2 пересекающихся детектирования (Рис. 5 слева) и вероятность того, что микрочастица действительно находится там, где зафиксировано второе детектирование () выше, чем вероятность ее нахождения там, где зафиксировано первое детектирование (). Эта вероятность определяется параметром в (12).
Как было сказано в пункте 4, мы выбрали исходный размер изображений, на которых производится тренировка детектора [100x100] пикселей. Все микрочастицы имеют разный размер, поэтому детектирование окном [100x100] пикселей производится по предварительно масштабируемому снимку. Чем больше шагов масштабирования, тем более точный результат детектирование и тем больше время работы алгоритма. Дополнительной особенностью является то, что порог срабатывания детектора необходимо увеличивать при уменьшении размеров окна для минимизации количества ложных срабатываний.
По окончанию работы программы, написанной в среде Matlab, мы имеем распределение микрочастиц по размерам. Используя эту информацию, возможно формирование экспертной системы, которая будет способна автоматически анализировать снимки поверхности и формировать отчет о характеристиках полученного материала. В дальнейшем, эта информация может быть интегрирована в экспертную систему, управляющую режимами обработки материалов концентрированными потоками энергии.