Если у вас возникли сложности с курсовой, контрольной, дипломной, рефератом, отчетом по практике, научно-исследовательской и любой другой работой - мы готовы помочь.
Предоплата всего
Подписываем
Внутренние интерфейсы
Содержание
|
[0.1] Понятия интерфейс и внутренний интерфейс [0.2] Системная шина GTL [0.3] Шина HyperTransport [0.4] Шина набора микросхем системной логики [0.5] Шина ISA/EISA [0.6] Шина PCI [0.7] Технология Bus Mastering [0.8] Шина AGP [0.9] Шина PCI Express [0.10] Шина ATA (IDE) [0.11] Спецификация ATAPI [0.12] Шина Serial ATA [0.13] Шина SCSI [0.13.1] SCSI-1 [0.13.2] SCSI-2 [0.13.3] SCSI-3 [0.14] Шина Serial Attached SCSI (SAS) [0.15] Интерфейс ACPI [0.16] Шина SMBus |
Все компоненты компьютерной системы соединяются между собой по средством интерфейса. Интерфейс можно упрощенно представить как совокупность сигнальных линий (шину), объединенных по назначению (данные, адреса, управление), с определенными электрическими характеристиками и про токолами обмена данными. Шина интерфейса обслуживается контролле рами и служебными устройствами (буфера, регистры, мосты), а также программной оболочкой (драйверами и операционной системой).
Используемые в настоящее время шины отличаются по разрядности, способу передачи сигнала (последовательные или параллельные), про пускной способности, количеству и типу поддерживаемых устройств, а также протоколу работы. Шины могут быть синхронными (осуществляю щими передачу данных только по тактовым импульсам) и асинхронными (осуществляющими передачу данных в произвольные моменты времени), а также использовать различные схемы арбитража (то есть способа со вместного использования шины несколькими устройствами).
Как правило, шины ПК можно представить в виде некой иерархиче ской структуры — шинной архитектуры. Важнейший принцип шинной архитектуры компьютеров класса IBM PC — открытость1, то есть доступность спецификаций для всех производителей.
К внутренним традиционно относят интерфейсы, предназначенные для подключения компонентов, находящихся внутри системного блока компьютера. Среди внутренних интерфейсов можно выделить системные шины, которые обеспечивают работу базовых компонентов платформы и не рассчитаны на подключение каких-либо дополнительных устройств. Например, к системным относятся шины GTL, HyperTransport, SMBus, V-Link, DMI и подобные им специализированные интерфейсы.
Появление и развитие системной шины (Front Side Bus, FSB) неразрыв но связано с историей развития архитектуры процессоров компании Intel. Первые процессоры вообще не имели системной шины, представляя со бой только арифметико-логическое устройство. Нынешняя параллель ная системная шина Gunning Transceiver Logic (GTL) и ее модификации Asynchronic Gunning Transceiver Logic (AGTL), AGTL+ и GTL+ обслужи вает 32-разрядные процессоры архитектуры Р6 — Pentium 4 (Celeron D). Системная шина связывает собственно процессор и северный мост НМС2. Шина представлена линиями, подключенными к транзисторам с откры тым стоком и терминированные нагрузочными резисторами. Такая топо логия обеспечивает работу на высоких частотах при хорошей устойчиво сти к помехам. На выводы шины GTL+ поступает опорное напряжение (GTLREF), которое используется абонентами шины, чтобы определить, является ли сигнал логическим нулем или логической единицей. Входные схемы приемников являются дифференциальными, то есть сигнал вос принимается относительно опорного уровня.
Электрическая схема шины GTL+
В целом системная шина объединяет несколько магистралей: данных, адреса, управления (служебную), питания, в конечном итоге подключенные к разъему процессора.
Шина данных. Разрядность шины данных в значительной мере определяет производительность процессора. Это параллельная шина, то есть каждый разряд данных передается по отдельной линии. Чем выше разрядность шины, тем больше линий. Шина данных в процессоре i286 была 16-раз рядной, в нынешнем процессоре Pentium 4 используется 64-разрядная шина, хотя исполнительные устройства ядра остаются при этом 32-раз рядными. В итоге число выводов современного процессора для подключе ния шины данных увеличилось вчетверо по сравнению с i 286.
Шина адреса. Вторая группа сигналов, используемых процессором, — адресная. Адреса описывают номера ячеек памяти, в которых хранятся данные. Чем выше разрядность адресной шины, тем большее число ячеек памяти можно использовать для хранения данных, тем больше адресуемая па мять вычислительной системы. Шина адреса в процессоре i286 была 24-разрядной, что позволяло адресовать 16 Мбайт физической памяти. 1386, i486 и Pentium имели адресную шину шириной 32 бит и адресовали 4 ги габайта физической памяти. Шина адреса также является параллельной, то есть увеличение ее разрядности влечет увеличение числа адресных выводов процессора. Так, в процессоре Pentium 4 адресная шина 36-раз рядная, что позволило расширить адресуемую память до 64 Гигабайт.
Шина управления. Третья группа сигналов, необходимая процессору для работы, отно сится к служебным. С их помощью чипсет и процессор обмениваются ко мандами и запросами, по служебной шине осуществляется тактирование и синхронизация процессора, управление напряжением питания. Число сигналов управления и, соответственно, количество выводов разъема, не обходимое для обмена служебными сигналами, зависит от архитектуры процессора и чипсета, количества поддерживаемых команд и инструк ций. С усложнением архитектуры число служебных линий и сигналов управления увеличивается. Так, процессор i286 имел 18 выводов служеб ной шины, а процессор Pentium — уже 83.
Подсчитаем число задействованных выводов для перечисленных выше магистралей системной шины современного процессора, например Pentium 4 (Socket 775):
36 для адресной шины;
64 для шины данных;
124 для шины управления.
Остальные выводы в разъеме Socket 775 процессора Pentium 4 ре зервируются (например, 28 выводов в процессоре Pentium 4 520МГц) или ис пользуются для подачи питания. Эти выводы на принципиальных схемах обычно называются Vcc (плюс питания), Vss (земля) и VTT (терминаторы). Так, в разъеме Socket 775 выводов VСС — 226 штук, выводов Vyy— 24, выводов Vss — 273.
С расширением разрядности ядра процессоров до 64 бит и с внедрени ем двухъядерных архитектур и повышением рабочих частот будет расти число выводов процессора и магистралей системной шины. Преодоление этой тенденции возможно только с переходом на последовательные ин терфейсы.
Высокоскоростной последовательный интерфейс HyperTransport пред назначен для использования в качестве внутренней шины персонального компьютера, в том числе для соединения процессоров с прочими компо нентами, то есть в качестве системной шины.
Архитектура шины HyperTransport предусматривает различные уровни организации интерфейса:
на физическом уровне шина представлена линиями данных, управления, тактовыми, а также контроллерами и стандартными элек трическими сигналами;
на уровне передачи данных определяется порядок инициализации и конфигурирования устройств, установления и прекращения сеанса связи, циклического контроля адекватности данных, выделе ния пакетов для передачи данных;
на уровне протокола определены команды для выделения вирту альных каналов связи, правила управления потоком данных;
на уровне транзакций команды протокола конкретизированы в управляющие сигналы, например чтения или записи;
на уровне сессии определены правила управления энергопотребле нием и прочие команды общего характера.
Физические устройства в рамках интерфейса HyperTransport подраз деляются на несколько типов:
♦ Host («контроллер шины») — основное устройство, полностью реализующее все функции интерфейса;
Принципиальная схема шины HyperTransport
Типы устройств и топология шины HyperTransport
Cave («ячейка») — оконечное устройство на двунаправленном ка нале связи;
Tunnel («тоннель») — устройство на двунаправленном канале свя зи, установленное «на проходе» (но не мост);
Bridge («мост») — устройство на двунаправленном канале связи, один из абонентов которого считается главным и связывает устрой ство с контроллером шины (Host), а другие соединяют с прочими устройствами.
Таким образом, топологию совокупности устройств на шине HyperTransport можно построить в виде цепочки или дерева. Специфи кации шины предусматривают ее масштабируемость в зависимости от решаемых задач. В минимальной конфигурации (ширина канала 2 бит, на каждый бит требуется две физические линии) потребуется 24 вывода (8 для данных + 4 для тактовых сигналов + 4 для линий управления + 2 сигнальных + 4 заземления + 1 питания + 1 сброса), в максимальной конфигурации (ширина канала 32 бит) речь идет уже о 197 выводах. Для сравнения укажем, что спецификация параллельной шины PCI 2.1 пред усматривает 84 вывода.
Физически сигнальные линии HyperTransport построены по технологии низковольтных дифференциальных сигналов (Low Voltage Differential Signaling, LVDS). Для всех линий (данных, управления, тактовых) исполь зуются шины с дифференциальным сопротивлением 100 Ом при уровне сигнала 1,2 В. Благодаря этому длина шины может достигать 24 дюйма(около 61 см) при полосе пропускания на одной физической линии до 800 Мбит/с.
Электрический интерфейс шины HyperTransport
Следует заметить, что спецификация HyperTransport предусматри вает разделение «восходящих» (Upstream) и «нисходящих» (Downstream) потоков данных. Такой подход обеспечивает возможность существенного увеличения тактовых частот по сравнению с существующими архитекту рами, поскольку каждый сигнал LVDS функционирует в пределах своей физической линии. Кроме того, пакет, объединяющий адреса, команды и данные, всегда кратен 32 бит. Тем самым обеспечивается его безошибоч ная передача по масштабируемым каналам шириной от 2 до 32 бит. Это позволяет применять единую технологию HyperTransport для соединения потребителей ресурсов шины различной производительности: процессор, оперативнаяпамять,видеоконтроллер,низкоскоростныеустройстваввода-вывода — используя в каждом случае лишь необходимое число линий.
Устройства, поддерживающие протокол HyperTransport (процессоры, микросхемы из набора системной логики, контроллеры) соединены по принципу «точка-точка» (peer-to-peer). Поэтому теоретически можно соединять между со бой любые компоненты системы без применения каких-либо коммутато ров или мостов. Каждый канал состоит из линии «передачи» (Тх) и линии «получения» (Rx), работающих асинхронно. Передача данных органи зована в виде пакетов длиной до 64 байт (значение должно быть кратно четырем). Протокол HyperTransport предполагает передачу данных по обоим фронтам сигнала. Канал HyperTransport может иметь магистраль шириной от 2 до 64 бит в каждом направлении (Тх или Rx). Таким обра зом, шина HyperTransport обладает высокой гибкостью:
для соединения процессоров можно использовать пару 32-битных соединений с частотой шины 800 МГц, что обеспечит пропускную способность 6,4 Гбайт/с в каждом направлении;
для подключения устройства PCI можно задействовать двуна правленную магистраль шириной 4 бита, работающую на частоте 200 МГц, что обеспечит пропускную способность по 100 Мбайт/с в каждом направлении.
Интерфейс HyperTransport программно совместим с шиной PCI, ина че говоря, все приложения, в том числе операционные системы, разрабо танные с учетом моделей адресации и инициализации протокола PCI, без проблем функционируют на платформе HyperTransport.
Основным идеологом и разработчиком интерфейса HyperTransport выступила компания AMD. Позднее был образован консорциум HyperTransport, который утвердил спецификации шины HyperTransport версии 1.0. Первоначально шина использовалась в платформах для про цессоров AMD Athlon и VIA C3 в качестве магистрали соединения север ного и южного мостов наборов микросхем системной логики. С появлени ем процессоров AMD Athlon 64/FX и AMD Opteron шина HyperTransport стала системной в платформах для этих процессоров.
Развитие архитектуры многоядерных процессоров поддержано утверждением спецификации HyperTransport 2.0, рассчитанной на воз росшие тактовые частоты и возможность сопряжения (mapping) с хост-адаптерами для шины PCI Express. Согласно спецификациям, шина HyperTransport 2.0 может работать на тактовой частоте до 1,4 ГГц.
Передача информации осуществляется на обоих фронтах тактового сигнала, то есть эффективная частота шины вдвое больше физической. Максимальная пропускная способность в обоих направлениях достига ет 22,4 Гбайт/с, что с лихвой покрывает потребности многопроцессор ных двухъядерных систем. По электрическим спецификациям шина HyperTransport 2.0 обратно совместима с первой версией.
Таблица . Параметры шины HyperTransport
t
Изначально для соединения северного и южного мостов набора микро схем системной логики использовались стандартные шины архитектуры ПК. До недавних пор в типовом НМС мосты соединялись параллель ной шиной PCI. Такое решение было приемлемо, пока клиенты южного моста были не слишком требовательны к пропускной способности шины. Действительно, пропускной способности интерфейса PCI было достаточ но для обслуживания устройств ввода-вывода на портах COM, LPT, IrDA, PS/2, MIDI, накопителей IDE/ATAPI спецификации АТА-66/100 и карт расширения с шинами ISA или PCI. Однако с ростом производительности клиентов, подключенных к южному мосту, с появлением высокоскорост ных интерфейсов ввода-вывода, возможности шины PCI перестали удо влетворять современным требованиям.
Среди требовательных к ресурсам клиентов южного моста можно отметить следующие:
интерфейс Serial ATA (150 Мбайт/с на канал) или Serial ATA2 (300 Мбайт/с на канал);
интерфейс PCI Express (200 Мбайт/с на канал);
шина PCI (133 Мбайт/с);
интерфейс IDE (до 133 Мбайт/с);
шина Gigabit Ethernet (около 128 Мбайт/с);
интерфейс USB 2.0 (около 60 Мбайт/с);
интерфейс FireWire (около 50 Мбайт/с).
Теоретически можно предположить одновременное обращение к ре сурсам процессора и памяти (то есть к северному мосту) пары RAID-на копителей, устройства PCI Express и клиента локальной сети, что дает пиковый трафик около 1 Гбайт/с. Таким образом, мостовая шина должна обеспечить не меньшую пропускную способность.
Исходя из этих требований, ведущие разработчики НМС (чипсетов) применя ют самые скоростные шины для связи мостов НМС:
компания Intel в современных НМС использует вариант последовательной шины PCI Express под названием Digital Media Interface с пропускной способностью до 2048 Мбайт/с;
компания nVidia использует последовательную шину HyperTransport в интегрированных НМС для платформы AMD Athlon 64, туже шину используют компании ATI и ULi в своих дискретных чип сетах (пропускная способность до 2048 Мбайт/с);
компания SiS предпочитает использовать шину MuTIOL с про пускной способностью 1066 Мбайт/с;
компания VIA до сих пор применяет параллельную шину V-Link с пропускной способностью 533 Мбайт/с.
Таким образом, возможности межмостовой шины в различных вариан тах различаются примерно в четыре раза. Очевидно, что при построении современной платформы следует ориентироваться на перспективные ре шения, то есть последовательные шины DMI или HyperTransport.
Архитектура ISA (Industry Standard Architecture) — архитектура про мышленного стандарта, другое название AT-Bus. Шина ISA с разряд ностью данных 8 бит (разрядность адреса 20 бит) впервые появилась на платформе PC XT. На платформе PC AT разрядность шины данных рас ширили до 16 бит (разрядность адреса 24 бита). На современных платфор мах этот интерфейс либо отсутствует, либо представлен внутренними шинами, обеспечивающими совместимость с устаревшими компонентами. Разъем шины состоит из двух частей: 62-контактного (ISA-8) и примыкающего к нему 36-контактного сегментов (ISA-16). Шина обеспечивает устройствам возможность отображения регистров в пространстве памяти и адресов ввода-вывода. В распоряжение устройств на шине ISA выделя ется до 11 линий запросов прерываний (в варианте ISA-16) и до шести ка налов прямого доступа к памяти. Пиковая пропускная способность шины не превышает 5,55 Мбайт/с.
Спецификации ISA предусматривают выделение каждому устройству на шине своих системных ресурсов: области адресов в пространстве памя ти, в регистрах ввода-вывода, линий запроса прерываний, каналов пря мого доступа к памяти. При этом автоматический арбитраж не предусмо трен, то есть устройства не должны конфликтовать по ресурсам. Задача арбитража возлагается на пользователя, а ее выполнение усложняется отсутствием механизма передачи параметров устройств системному и прикладному программному обеспечению. Конфигурирование устройств ISA производится перемычками (джамперами). На шине все сигналы со всех слотов соединяются параллельно, а никакого буфера для хранения информации о конфигурации не предусмотрено.
В 1994 г. была разработана спецификация ISA Plug and Play version 1.0a, которая решила самые важные проблемы конфигурирования устройств на шине ISA. Процедура конфигурирования имеет несколько этапов:
происходит блокировка всех устройств, кроме текущего;
текущему устройству назначается идентификатор Card Select Number;
Слот шины ISA (16-бит) для карт расширения
в буфер BIOS записываются данные о поддерживаемых текущим устройством ресурсах;
активным становится следующее устройство, а остальные блоки руются, процедура повторяется для всех устройств;
по завершении опроса всех устройств происходит арбитраж ресур сов;
каждое устройство конфигурируется в соответствии с выделенны ми ресурсами и становится активным.
Описанная технология поддерживается РпР BIOS системной платы и выполняется в период процедуры POST. Параметры конфигурации для всех типов устройств (не только шины ISA) в формате ESCD (Extended System Configuration Data — расширенные данные системной конфигу рации) хранятся в энергонезависимой памяти. Если BIOS не поддержи вает спецификацию РпР ISA, конфигурирование возлагается на опера ционную систему.
EISA {Enhanced ISA) — расширенная шина ISA. Является расширени ем интерфейса ISA. В разъемы можно вставлять как платы для шины ISA, так и для EISA. Платы EISA имеют более высокую ножевую часть разъ ема с дополнительными рядами контактов, а слот имеет расположенный в глубине такой же ряд дополнительных контактов. Пиковая пропускная способность — 32 Мбайт/с. Поддерживает режим управления шиной со стороны любого из устройств, установленных в разъем (технология Bus Mastering). На современных системных платах не встречается.
Создание интерфейса происходило весной 1991 г. в недрах корпорации Intel. Перспективные процессоры 80486 и Pentium требовали новой органи зации взаимодействия с периферийными компонентами. Инженеры Intel решили начать с нуля и в результате разработали шину PCI (Peripheral Component Interconnect) local bus — шину соединения периферийных компонентов, напрямую не связанную с системной. Так удалось обеспе чить независимость интерфейса от конкретного типа процессора. Новый интерфейс оказался не совместимым ни с одним из предшествующих и потребовал разработки соответствующего набора системных микросхем. С целью обеспечить поддержку сторонних производителей Intel сделала архитектуру и спецификации PCI открытыми, поэтому вскоре образова лась группа заинтересованных организаций (PCI Special Interest Group), создавшая и утвердившая все спецификации. В настоящее время дей ствует спецификация PCI 2.2 (утверждена в декабре 1998 г.). Шина PCI является синхронной — регистрация сигналов выполняется по положи тельному фронту тактовых импульсов.
Слот шины PCI для карт "расширения
Популярность PCI объясняется рядом преимуществ, предоставляе мых интерфейсом по сравнению с его предшественниками. Во-первых, поддерживается синхронный обмен данными формата 32 или 64 бита. При этом используется метод мультиплексирования (передача адресов и дан ных по очереди по одним линиям), что позволило снизить число контактов в разъемах. Во-вторых, предусмотрена установка компонентов с уровня ми сигналов 5 В или 3,3 В. Механические ключи (пластмассовые перемыч ки) на разъемах исключают установку плат в «чужой» слот. Возможно изготовление универсальных плат, поддерживающих оба уровня сигна лов (что сейчас и делает большинство производителей). Сочетание частот шины 33 МГц или 66 МГц с разрядностью данных предоставляет широ кий диапазон пропускных способностей шины. Заметим, что при 66 МГц допустим уровень сигнала только 3,3 В (а 33 МГц устройства могут выйти из строя на более высокой частоте).
Спецификация PCI требует поддержки режима Multiple Bus Mastering (многостороннее управление шиной). В таком режиме устройства пере хватывают управление шиной и самостоятельно распределяют ее ресур сы. Специальный таймер, имеющийся на устройстве, определяет макси мальное время, в течение которого возможен монопольный доступ. Кроме того, предусмотрено автоматическое конфигурирование компонентов при включении питания.
По шине PCI возможна передача комбинированных данных (до восьми типов), например звуковых, видео, цифровых. Один канал контроллера PCI поддерживает до четырех слотов расширения. Для удвоения их чис ла применяется мост между парой контроллеров.
Метод передачи данных по шине называют Linear Burst (метод линей ных пакетов). То есть данные при записи-чтении идут единым пакетом, так как адрес для каждого следующего байта автоматически увеличи вается на единицу. Таким образом, отпадает необходимость передавать адресный блок. Для ускорения передачи применяется кэширование (под держиваются методы отложенной «write-back» и сквозной «write-through» записи).
Важной особенностью интерфейса PCI является поддержка протоко ла Plug-and-Play (PnP). Спецификацией определены три типа ресурсов: диапазон памяти, диапазон ввода-вывода и так называемое «простран ство конфигурации». Последний ресурс включает три региона: заголовок (не зависит от конкретного типа устройства), блок устройства, пользова тельский блок. Заголовок содержит информацию об изготовителе, классе устройства (контроллер жесткого диска, адаптер SCSI и пр.), другие служебные сведения. Содержание блока устройства зависит от конкрет ного его типа. Конфигурация устройства производится либо через BIOS (если в нем присутствует эта функция), либо программно через драйвер. Поле CIS (Card Information Structure — информационная структура пла ты) используется для идентификации устройств с интерфейсом PCMCIA. Еще одно поле определяет прерывание и время монопольного владения шиной.
Шина PCI соединяется с системной шиной процессора через северный мост. Остальные шины расширения и ввода-вывода, а также контроллер LPC, к которому подключены микросхемы системной платы (ROM BIOS, контроллеры прерываний, клавиатуры, DMA, портов СОМ и LPT, НГМД и прочие), подключаются к шине PCI через южный мост. В системных пла тах с хабовой архитектурой шину PCI отодвинули на периферию, сняв с нее транзитный трафик между чипсетами.
С устройствами PCI процессор взаимодействует посредством ко манд обращения к памяти и портам ввода-вывода в областях, выделен ных каждому такому устройству при конфигурировании. Устройства могут вырабатывать запросы маскируемых и немаскируемых прерыва ний. Устройство на шине может выступать в роли инициатора, поддер живая обмен с памятью, не занимая ресурсов центрального процессора. Спецификация PCI требует от устройств способности перемещать все за нимаемые ресурсы в пределах доступного пространства адресации. Это позволяет обеспечивать бесконфликтное распределение ресурсов для многих устройств. Устройство PCI может быть многофункциональным, то есть поддерживать несколько (от 1 до 8) встроенных функций, каждой из которых отводится свое конфигурационное пространство.
Собственно шина PCI представляет набор сигнальных линий, соеди няющих различные устройства (слоты расширения, микросхемы на си стемной плате). В системе может присутствовать несколько шин PCI, соединенных мостами PCI-PCI Bridge. Мосты электрически отделяют интерфейсные сигналы одной шины от другой, соединяя их логически. Головной мост (Host Bridge) соединяет шину с ядром системы (процессо ром и памятью). Каждая шина имеет свой номер (PCI bus number). Шины нумеруются последовательно; главная шина имеет нулевой номер.
С точки зрения конфигурирования, младшим адресуемым элементом в этой иерархии является функция. Ее полный адрес состоит из трех ча стей: номера шины, номера устройства и номера функции. В шине PCI принята географическая адресация — номер устройства определяет ся местом его подключения. Номер устройства определяется той лини ей шины, к которой подключена линия сигнала идентификации данного слота. В соседних слотах PCI, как правило, задействуют соседние номера устройств. Их нумерация определяется разработчиком системной платы. Группы соседних слотов могут подключаться к разным шинам, при этом на каждой шине PCI нумерация устройств независимая. Устройства PCI, интегрированные в системную плату, используют ту же систему адре сации. Их номера неизменяемы, в то время как адреса карт расширения можно изменять перестановкой их в разные слоты.
В каждой транзакции по шине PCI участвуют два устройства — иници атор обмена, он же ведущее (Master) устройство, и целевое устройство, оно же ведомое (Slave). В каждый момент времени шиной может управ лять только одно ведущее устройство, получившее на это право от арби тра. Для максимального использования возможностей шины устройства должны иметь буфера для пакетных транзакций. Ведущее устройство генерирует сигнал для запроса на управление шиной и получает сигнал, подтверждающий предоставление управления шиной. Арбитражем за просов на использование шины занимается специальный узел, входящий в чипсет системной платы. Схема приоритетов (фиксированный, цикли ческий, комбинированный) определяется программированием арбитра.
Прерывания от устройств PCI обслуживаются контроллерами 8259А, расположенными на системной плате. Устройство PCI вводит сигнал пре рывания низкого уровня на выбранную линию INT A#, INT B#, INT С# или INT D#.
Управление прерываниями на шине PCI
Этот сигнал удерживается до тех пор, пока программный драйвер, вызванный по прерыванию, не сбросит запрос прерывания, об ратившись по шине к данному устройству. Каждая функция устройства PCI может задействовать свою линию запроса прерывания в монополь ном или совместном режимах. Если устройству требуется одна линия за проса, оно занимает линию INT А#, если две — INT А# плюс INT В#, и так далее. С учетом циклического сдвига линий запроса это правило позво ляет установить в четыре соседних слота четыре простых (однофункциональных) устройства, каждое из которых задействует отдельную линию запроса прерывания. Коммутатор организует объединение нескольких линий запросов PCI на один вход контроллера. Драйвер, работающий с устройством PCI, определяет вектор прерывания, доставшийся устрой ству (функции), считывая конфигурационный регистр. Обычным реше нием проблемы совместного использования прерываний служит переста новка карты расширения в подходящий слот.
На шине PCI имеется механизм оповещения об асинхронных событиях, основанный на передаче сообщений (PCI Message-Based Interrupts). Для сигнализации запроса прерывания устройство запрашивает управление шиной и, получив его, выполняет запись номера прерывания по заранее оговоренному адресу. Этот механизм может использоваться на системных платах, имеющих контроллер прерываний APIC. Запись номера запроса производится в соответствующий регистр APIC. Степень интеллектуаль ности ведущего устройства может быть различной. В простейшем вари анте ведущее устройство обеспечивает пересылку блоков данных между устройством и системной памятью (или памятью других устройств) по указанию процессора. Более сложный контроллер DMA может выполнять обмен по собственной программе.
Шина PCI имеет несколько конструктивных вариантов исполнения, оговоренных в соответствующих спецификациях.
Low-Profile PCI — низкопрофильный вариант карт расширения PCI с измененным способом крепления. Такие карты можно устанавливать в низкопрофильные корпуса. Типовой слот PCI поддерживает напряжение питания интерфейсных схем только 3,3 В (но шина питания устройств 5 В сохраняется).
Small PCI (SPCI) — спецификация на карты расширения и слоты в миниатюрном исполнении. Шина логически совместима с обычной ши ной PCI. В дополнение к обычному набору сигналов появился сигнал, с помощью которого хост и устройства могут управлять частотой синхро низации в целях снижения энергопотребления. Для подключения карт SPCI на системной плате устанавливается двухрядный 108-контактный штырьковый разъем с шагом контактов 2 мм. Карта расширения может подключаться к нему непосредственно или через шлейф. Карты SPCI мо гут иметь напряжение питания 5В, 3,3В или двойное 5/3,3В. Благодаря уменьшению длины проводников понижены требования к мощности сиг налов.
Mini PCI Specification — малогабаритный вариант карт PCI. По ло гическим и электрическим сигналам соответствует спецификации PCI. Дополнительно используется сигнал для снижения энергопотребления. Имеется набор дополнительных сигналов для обмена аудио и видеодан ными.
Фирма Intel, заметив, что дальнейшее повышение общей производитель ности персонального компьютера «упирается» в видеоподсистему, в свое время предложила выделить для передачи потока видеоданных отдель ную интерфейсную шину AGP (Accelerated Graphics Port — ускоренный графический порт). Этот стандарт быстро вытеснил существовавшие ранее интерфейсы, использовавшиеся видеокартами: ISA, VLB и PCI.
Главным преимуществом шины AGP стала высокая пропускная способ ность. Если шина ISA позволяла передавать до 5,5 Мбайт/с, VLB — до 130 Мбайт/с, a PCI — до 133 Мбайт/с, то шина AGP теоретически имеет пиковую пропускную способность до 1066 Мбайт/с (в режиме передачи четырех 32-разрядных слов).
Компания Intel разрабатывала интерфейс AGP для решения двух основных проблем, связанных с особенностями обработки 3D-графики на персональном компьютере. Во-первых, 3D -графика требует выделять как можно больше памяти для хранения данных текстур и Z-буфера. Чем больше текстурных карт доступно для 3D -приложений, тем лучше вы глядит картинка на экране монитора. Обычно для Z-буфера использу ют ту же память, что и для текстур. Разработчики видеоконтроллеров и раньше имели возможность использовать обычную оперативную память для хранения информации о текстурах и Z-буфере, но серьезным ограни чением здесь выступала пропускная способность шины PCI. Ширина по лосы пропускания PCI оказалась мала для обработки графики в режиме реального времени. Эту проблему компания Intel решила путем внедре ния стандарта шины AGP.
Слот шины AGP для видеокарт
Во-вторых, интерфейс AGP обеспечивает прямое соединение между графической подсистемой и оперативной памятью. Таким образом, вы полняются требования вывода, 3D -графики в режиме реального времени и, кроме того, более эффективно используется память буфера кадра (frame buffer), тем самым увеличивается скорость обработки 2D-графики. В действительности шина AGP соединяет графическую подсистему с блоком управления системной памятью, разделяя доступ с центральным процессором компьютера.
Через AGP возможно подключение единствен ного типа устройств — графических плат. При этом видеоконтроллеры, встроенные в материнскую плату и использующие интерфейс AGP, не подлежат модернизации.
Для контроллера AGP конкретный физический адрес, по которому информация хранится в оперативной памяти, не имеет значения. Это является ключевым решением новой технологии, обеспечивая доступ к графическим данным как к единому блоку, независимо от физической «разбросанности» информации по блокам памяти. Кроме того, AGP рабо тает с частотой системной шины до 133 МГц.
Спецификация AGP фактически базируется на стандарте PCI версии 2.1, но отличается от него следующими основными особенностями:
шина способна передавать два (AGP 2х), четыре (AGP 4х) или во семь (AGP 8х) блоков данных за один цикл;
устранена мультиплексированность линий адреса и данных;
конвейеризация операций чтения/записи позволяет устранить влияние задержек в модулях памяти на скорость выполнения опе раций.
Шина AGP работает в двух основных режимах: DIME (Direct Memory Execute) и DMA (Direct Memory Access). В режиме DMA основной памя тью считается память на карте. Текстуры могут храниться в системной памяти, но перед использованием копируются в локальную память видео карты. Таким образом, интерфейс AGP действует в качестве поставщика текстур в локальную память. Обмен ве дется большими последовательными пакетами данных
В режиме Execute локальная и системная память для видеокарты ло гически равноправны. Текстуры не копируются в локальную память, а выбираются непосредственно из системной. Таким образом, приходится передавать сравнительно небольшие случайно расположенные куски. Поскольку системная память требуется и другим устройствам, она вы деляется динамически, блоками по 4 Кбайт. Поэтому для обеспечения приемлемого быстродействия предусмотрен специальный механизм, ото бражающий последовательные адреса на реальные адреса блоков в си стемной памяти. Эта задача выполняется с использованием специальной таблицы (Graphic Address Re-mapping Table или GART), расположенной в памяти.
Адреса, не попавшие в диапазон GART (GART range), не изменяются и непосредственно отображаются на системную память или область па мяти устройства (device specific range). Точная спецификация на правила функционирования GART не определена, и конкретное решение зависит от управляющей электроники видеокарты.
Операции шины AGP являются раздельными (split). Это означает, что запрос на проведение операции отделен от собственно пересылки данных. Такой подход позволяет AGP-устройству генерировать очередь запросов, не дожидаясь завершения текущей операции, что также повышает бы стродействие шины.
Версия AGP 2.0 благодаря использованию низковольтных электри ческих спецификаций предусматривает осуществление четырех тран закций (пересылок блока данных) за один такт (режим AGP 4х — че тырехкратного умножения). В 2003 г. в массовое производство пошли видеокарты с интерфейсом AGP версии 3.0 (часто обозначаются как AGP 8х). Двукратное увеличение пропускной способности достигнуто за счет повышения тактовой частоты шины до 66 МГц и применения ново го уровня сигналов 0,8В (в AGP 2.0 использовался уровень 1,5В). Тем са мым при сохранении основных параметров интерфейса удалось повысить пропускную способность шины примерно до 2132 Мбайт/с. Хотя разъем сохранился прежним, механически совместимым с AGP 2.0, его электри ческие характеристики изменились благодаря снижению напряжения на сигнальных линиях. В настоящее время на современных платформах шина AGP заменяется последовательной шиной PCI Express.
Корпорация Intel взяла на себя роль неформального лидера в организа ции PCI-SIG (Special Group for Interesting PCI Interface) в период созда ния архитектуры интерфейса ввода-вывода третьего поколения (Third Generation Input/Output Interconnection, 3GIO), известного также под на званием Arapahoe. В 2001 г. было утверждено название PCI Express, а в 2003 г. появилась официальная спецификация версии 1.0.
Причина появления последовательной шины расширения довольно проста: необходимо равномерно наращивать производительность всех компонентов компьютеров, однако не все существующие интерфейсы мас штабируются одинаково эффективно. Для параллельных шин основной проблемой является невозможность радикального повышения рабочих частот. Последовательную шину гораздо проще запустить на повышен ных тактовых частотах, что значительно поднимает производительность. Более того, масштабируемость последовательных шин относительно лег ко достигается как за счет повышения частоты работы, так и увеличением числа линий.
Спецификация PCI Express предусматривает схему организации, аналогичную универсальной сетевой архитектуре ISO/SOI. На самом верхнем уровне располагаются прикладные программы, использующие PCI-устройство. Для них в архитектуре ничего не меняется: при обмене данными через шину PCI Express приложения просто обращаются к опе рационной системе. На уровне драйверов и конфигурирования архитек тура PCI Express полностью совместима с интерфейсом PCI и потому яв ляется прозрачной для любой операционной системы, поддерживающей PCI. Тем самым обеспечена поддержка спецификаций ACPI и Plug-and-Play без какой-либо доработки общих программных компонентов.
Структура интерфейса PCI Express
Однако на других уровнях архитектуры произошли кардинальные из менения. Прежде всего, добавлено два новых уровня (Transaction Layer и Link Layer), функции которых аналогичны сетевым протоколам TCP/IP. На уровне Transaction Layer происходит первоначальная упаковка дан ных, передача их конкретному получателю и контроль доставки сообще ния. На уровне Link Layer указывается физический адрес назначения пакета. Получив адрес, контроллеры, шины принимают решение о на правлении пакета в конкретную физическую линию. На этом же уровне располагается код обнаружения и исправления ошибок в принятом паке те (CRC), номер пакета, позволяющий отличить один пакет от другого, и прочие атрибуты. Маршрутизация пакетов (принятие решений о том, на какую шину перенаправить пакет, какой из нескольких пакетов передать первым) осуществляется на уровне транзакций. Пакет передается только в том случае, когда поступил сигнал готовности от буфера приема. Как следствие, уменьшается число повторов при передаче и шина использу ется более эффективно.
Между участниками обмена данными по шине PCI Express устанав ливается выделенный канал связи, ширина которого и тактовая частота обговариваются устройствами в процессе инициализации канала. Здесь же происходит представление данных в формате 8 или 10 бит. При не обходимости 2 бита используются для контроля за целостностью данных. Тем самым реализуется концепция обмена данными «точка - точка».
Слот шины PCI Express X4. Черным цветом выделены контакты линий данных
В основании архитектурной модели PCI Express размещается соб ственно физическая реализация шины передачи данных: две дифферен циальные пары проводников с импедансом 50 Ом (первая пара работает на прием, вторая на передачу). Никакого внешнего синхронизирующего сигнала от тактового генератора в PCI Express не предусмотрено. В качестве рабочих напряжений выбраны уровни от 0,2 В до 0,4 В для логическо го нуля и от 0,4В до 0,8 В для логической единицы.
Интерфейс PCI Express позволяет объединять в шину несколько неза висимых линий передачи данных. Стандартом предусмотрено использо вание 1, 2, 4, 8, 16 и 32 линий. Передаваемые данные поровну распределя ются между ними по схеме «первый байт на первую линию, второй байт на вторую линию,... п+1 -й байт снова на первую» и так далее. Так достигает ся гибкая масштабируемость PCI Express, позволяющая организовывать шины с максимальной пропускной способностью до 6,4 Гбайт/с в одном направлении.
Шина PCI Express поддерживает питание устройств достаточно боль шой мощности: на слот x1 подается до 10 Вт, на слот х4 — до 25 Вт, а на слот х16 — до 75Вт. Спецификацией предусмотрена установка на системную плату второго разъема питания. Суммарно две линии питания обеспечат функционирование устройств мощностью до 140 Вт. Соответственно стан дартный 20-контактный разъем питания АТХ 2.01 увеличился на четыре контакта (добавились линии +12 В, +5 В, земля и +3,3 В).
Номинальной рабочей частотой шины PCI Express сейчас является 2,5 ГГц. При этом пиковая пропускная способность (на один канал пере дачи данных) достигает 200 Мбайт/с, что составляет 100Мбайт/с на кон такт. Электрические параметры (пониженное затухание в линиях пере дачи и повышенная чувствительность приемников данных) позволяют увеличить длину проводников шины на платах. Сейчас она ограничивает ся 30,5 см для системных плат и 9 см для карт расширения. Причем топо логия разводки может быть четырехслойной, без особых технологических требований.
Помимо оконечных устройств архитектурой интерфейса предусмо трено наличие контроллеров (Host), мостов (Bridge) и переключателей (Switch), что позволяет организовать сложную топологию каналов и обе спечить совместимость с другими интерфейсами.
Интерфейс ATA (AT Attachment for Disk Drives) разработан в 1986 г. для подключения накопителей на жестких магнитных дисках в компью терах IBM PC/AT с шиной ISA-Bus. Интерфейс появился в результате установки контроллера жесткого диска в сам накопитель, то есть созда ния устройства со встроенным контроллером — IDE (Integrated Device Electronic). Фактически контроллер жесткого диска был перенесен с ма теринской платы PC/AT на плату электроники накопителя. Поскольку стандартный контроллер жестких дисков AT позволял подключать до двух накопителей, эту возможность включили и в новый интерфейс.
Оба накопителя подключили к одной интерфейсной шине, а для обеспечения программной совместимости бит выбора накопителя в регистре номера головки и номера устройства стали использовать для выбора устройства (фактически, для выбора контроллера). Для организации взаимодействия пары устройств на шине ввели несколько дополнительных сигналов.
Поскольку набор сигналов получился достаточно универсальным, он позволяет подключать любое устройство со встроенным контроллером, которому в пространстве портов ввода/вывода достаточно того же на бора регистров и которое способно поддержать принятый режим выбора устройства. Принятая система команд и регистров, являющаяся частью спецификации ATА, ориентирована на блочный обмен данными с устрой ствами прямого доступа. Для иных устройств существует спецификация ATAPI, основанная на тех же аппаратных средствах.
В системе адресации данных интерфейса ATА изначально указывает ся адрес цилиндра (Cylinder), головки (Head) и сектора (Sector) — CHS. Позже стали различать физическую (реальную для накопителя) и логи ческую (по которой с устройством общается программа) адресацию CHS. При этом одно и то же устройство могло иметь разные варианты логи ческой архитектуры. Взаимное преобразование логической и физической адресации выполняется встроенным контроллером устройства. В насто ящее время используется линейная адресация логического блока LBA (Logical Block Addressing), где адрес блока (для дисков — сектора) опреде ляется 2 8-битным числом.
Архитектурой интерфейса ATА предусмотрены следующие компо ненты:
хост-адаптер для сопряжения интерфейса ATА с системной шиной;
шлейф с 40 или 80 проводниками, с двумя или тремя разъемами;
ведущее устройство (Master), официально именуемое Device 0;
ведомое устройство (Slave), официально именуемое Device 1.
Если к шине ATА подключено одно устройство, оно должно быть веду щим. Если подключены два устройства, одно должно быть ведущим, другое — ведомым. Все иные варианты назначения устройств неработо способны. Существует два способа задания адреса устройства на канале шины ATА: с помощью кабельной выборки или явным заданием адреса на каждом из устройств. Режим кабельной выборки включается перемыч кой CS (Cable Select — кабельная выборка). В этом случае оба устройства на шине конфигурируются одинаково (в режим CS), а адрес устройства определяется его положением на шлейфе. Режим кабельной выборки ра ботоспособен, если он поддерживается всеми устройствами данного кана ла шины, включая и хост-адаптер. Недостатком кабельной выборки яв ляется привязка физического положения устройств к кабелю: ведущее устройство должно быть ближе к адаптеру, чем ведомое устройство
Более распространен режим явной адресации, когда адрес каждого устройства задается перемычками, состав которых у разных моделей варьируется. В принципе достаточно лишь указать устройству его роль (Master/Slave). Следует учитывать, что перестановка джамперов воспри нимается устройством зачастую только по включении питания.
Оба устройства воспринимают команды от хост-адаптера одновременно. Однако исполнять команду будет лишь выбранное устройство, опреде ляемое состоянием регистра выборки. Выходные сигналы на шину ATA имеет право выводить только выбранное устройство. Такая система под разумевает, что, начав операцию обмена с одним из устройств, хост-кон троллер не может переключиться на обслуживание другого устройства той же шины ATА до завершения начатой операции обмена. Параллельно могут работать только устройства IDE, подключаемые к разным шинам (каналам) ATА.
Таблица . Параметры циклов обмена интерфейса ATA
Стандарт ATА имеет систему команд, рассчитанную на приводы маг нитных дисков. Для операций, связанных с обменом данными, предназна чены команды, использующие программные режимы РIO (Programmed Input /Output) или блочные режимы DMA (Direct Memory Access). Блочный режим за счет сокращения числа прерываний, которые должен обслужить процессор, в многозадачной системе позволяет повысить производитель ность дискового обмена. Обмен по каналу DMA в отличие от РIO занимает только шины ввода/вывода и памяти. Процессору требуется выполнить только процедуру инициализации канала, после чего до прерывания от устройства, полученному в конце передачи блока, он свободен. Режимы обмена по каналу DMA могут быть одиночными и множественными. При множественном режиме (Multiword DMA) на сигнал запроса хост отвеча ет потоком циклов DMA. Если устройство не справляется с этим потоком, оно может приостановить поток, а по готовности к продолжению — возоб новить. Множественный режим позволяет развивать более высокую ско рость передачи. В режиме Ultra DMA за каждый такт передаются два сло ва данных, одно по фронту синхронизирующего сигнала, другое по спаду. Это позволяет повысить пропускную способность шины, не увеличивая максимальную частоту переключений сигналов.
На сегодняшний день последней спецификацией интерфейса счита ется АТА-133. Ее появление обусловлено тем, что спецификацией АТА-100 допускалось использование жестких дисков объемом до 137 Гбайт, что связано с 28-битной адресацией сектора. Однако современные диски быстро преодолели этот рубеж. В спецификации АТА-133 используется 48-битная адресация сектора, что позволяет адресовать диски объемом до 144 петабайт. Кроме того, внедрение режима Multiword DMA Mode 7 по зволило увеличить скорость передачи до 133 Мбайт/с.
Для подключения к интерфейсу ATА накопителей CD-ROM, стримеров и ряда других устройств набора регистров и системы команд ATА ока зывается недостаточно. Для них существует аппаратно-программный интерфейс ATAPI (ATA Package Interface — пакетный интерфейс ATA). Устройство ATAPI поддерживает минимальный набор команд AT A, a также 16-байтный командный пакет, который пересылается хост-кон троллером в регистр данных устройства. Структура командного пакета аналогична таковой для шины SCSI, что обеспечивает схожесть драй веров одних и тех же устройств, имеющих интерфейсы SCSI и ATAPI. Классификация устройств совпадает с принятой в SCSI, информация о классе устройства размещается им самостоятельно в начале блока пара метров идентификации.
Интерфейс ATAPI можно использовать с любыми адаптерами ATА, поскольку для контроллера поддержка ATAPI иногда выполняется чисто программными средствами. Специфические команды вместе с необходи мыми параметрами передаются по команде Packet, код которой является недействительным для устройств ATА.
Спецификации последовательного интерфейса Serial ATA (SATA) версии 1.0 были опубликованы в августе 2001 г., а спецификация Serial ATA II — в октябре 2002 г. В настоящее время интерфейс SATА считается основным для подключения накопителей различных типов в современных платфор мах настольных ПК.
Стандарт SATА подразумевает последовательную передачу данных, а потому сигнальные линии задействуют всего две дифференциальные пары. Одна из них работает на передачу, а другая — на прием. Всего же в кабеле SATА допускается использование семи проводников, три из ко торых предназначены для заземления. Максимальная длина кабеля при этом составляет один метр.
По сравнению с традиционным параллельным интерфейсом ATА шина Serial ATA имеет большую помехозащищенность и мало восприимчива к электромагнитным помехам благодаря использованию низкоуровневых дифференциальных сигналов. Уровень сигнала измеряется не по отноше нию к «земле», а по отношению к уровню сигнала в соседнем проводе, то есть как разница сигналов в двух проводниках. Любая наведенная помеха сказывается на обоих сигналах, однако их дифференциальная разница при этом не меняется.
На логическом уровне для передачи данных используется двухэтапное кодирование 8bit/10bit. При логическом кодировании 8b/10b каждые 8 бит исходной последовательности данных замещаются 10-битным кодом в со ответствии с определенными правилами. В результате для 256 возмож ных комбинаций из 8 бит на входе получают 1024 возможные комбинации для 10 бит на выходе. При классическом подходе разрешенными из этих 1024 комбинаций считаются только 256, а остальные — запрещенными. Такая избыточность используется для повышения помехоустойчивости кодирования.
Однако в протоколе SATА используется больше, чем 256 разрешенных комбинаций, за счет двухэтапного кодирования. При этом каждой входной последовательности может соответствовать несколько выходных, а какая именно выходная комбинация будет использована, зависит от контрольного сигнала rd, формируемого в процессе передачи.
Функциональная схема шины SATA
Преобразование сигналов ATA в сигналы SATA
При кодировании согласно протоколу SATА исходные 8 бит разбиваются на подгруппы длиной 5 бит и 3 бит. На первом этапе подгруппа 5 бит подвергается кодированию 5bit/6bit, то есть каждые 5 бит заменяются на 6 бит. На втором этапе оставшиеся 3 бита подвергаются кодированию 3bit/4bit. При кодировании каждой группы (сначала 5 бит, а потом остав шихся 3 бит) формируется специальный бинарный контрольный сигнал rd (Running Disparity), который может быть либо отрицательным (rd-), либо положительным (rd+). Кодирование 5bit/6bit для 32 возможных 5-битных комбинаций на входе обеспечивает 46 комбинаций по 6 бит на выходе. Получают эти 46 комбинаций следующим образом: каждой из 32 возмож ных 5-битных комбинаций на входе ставятся в соответствие две 6-битные выходные последовательности: прямая и инверсная, за исключением тех 6-битных последовательностей, в которых количество единиц совпадает с количеством нулей — отсюда именно 46 возможных комбинаций на вы ходе.
При кодировании 3bit/4bit для 8 возможных 3-битных комбинаций на входе существует 14 возможных 4-битных комбинаций на выходе. Здесь также прямая или инверсная выходная последовательность определя ется текущим значением контрольного сигнала rd. Если сигнал rd поло жителен, то используется прямая последовательность, а если отрицате лен — то инверсная. При этом текущее значение сигнала rd определяется по предыдущей переданной последовательности из 6 или 4 бит.
Правило для формирования сигнала rd достаточно простое. Сигнал положителен, если количество единиц больше количества нулей в груп пе закодированных бит. Исключение составляют последовательности с равным количество нулей и единиц. Например, для последовательностей 000111 (подгруппа 6 бит) и 0011 (подгруппа 4 бит) сигнал считается по ложительным, а для последовательностей 111000 и 1100 — отрицатель ным. Во всех остальных случаях сигнал rd нейтрален и не меняет своего состояния. Кроме логического двухэтапного кодирования, при передаче данных используется метод циклического избыточного контроля CRC-32 (Cyclic Redundancy Check). На физическом уровне используется код NRZ (Non Return to Zero).
Другой особенностью интерфейса SATА является организация взаи модействия между контроллером и диском по принципу «точка-точка». Напомним, что интерфейс ATА предусматривает подключение на один канал до двух устройств (Master и Slave); соответственно полоса пропу скания 133 Мбайт/с разделяется между устройствами. В интерфейсе SATA к одному контроллеру можно подключить только один жесткий диск, поэтому каждому устройству стандарта SATА предоставляется вся полоса пропускания 150 Мбайт/с.
Сигнальные разъемы SATA
Спецификацией SAT А предусмотрена поддержка технологии горячей замены дисков, то есть подключения и отключения устройств на работа ющей шине. Пока такая возможность не слишком актуальна для настоль ных платформ, но с развитием миниатюрных переносных жестких дисков она может быть востребована.
Развитием спецификации SATА стал интерфейс Serial ATA II, кото рый поддерживают современные версии южных мостов НМСЛ ведущих производителей, например компаний Intel, nVidia, VIA и SiS. Явным от личием спецификации SAT AII выглядит увеличение пропускной способности шины до 300 Мбайт/с. Однако спецификация имеет много внешне малозаметных улучшений, существенно влияющих на эффективность накопителей. Например, в спецификацию введены специальные мосты-умножители, позволяющие подключать до 15 устройств на один канал SATА. Но главные усовершенствования связаны с оптимизацией очереди команд.
Жесткий диск, в отличие от чисто электронных компонентов компью тера, представляет собой электронно-механическое устройство. Наличие электромеханической части, имеющей гигантское, по «электронным» меркам, время реакции, обусловливает неизбежные задержки в поиске и передаче данных. В спецификации SAT AII приняты меры по уменьше нию задержек за счет изменения порядка выполнения команд, поддер жанные средствами организации очередей команд.
Наиболее известный алгоритм минимизации задержек поиска (пере мещения головок) и вращения называется Rotational Position Ordering (упорядочение по вращению). Используя этот алгоритм, накопитель мо жет расположить команды обращения к магнитным носителям так, чтобы сократить время доступа до минимума. Первоначально использовались алгоритмы, минимизирующие расстояние, на которое перемещается го ловка, сокращая тем самым время поиска. Но при этом общее время досту па могло увеличиваться, поскольку после быстрого перемещения головки на нужную дорожку приходилось ждать почти полного оборота пласти ны для появления под головкой требуемого сектора. Алгоритм Rotational Position Ordering при выстраивании очереди команд учитывает оба фак тора — дистанцию поиска и текущее положение головок на окружности пластин. В результате команды выполняются в таком порядке, чтобы сократить до минимума общее время доступа, включающее обе задерж ки — поиска и вращения. Именно этот алгоритм был положен в основу технологии Native Command Queuing (NCQ).
Жесткие диски SATA II могут не только выстраивать принятые коман ды наиболее оптимальным с точки зрения механических перемещений образом, но и динамически добавлять поступившие в процессе обработ ки команды в нужные позиции очереди. Перестановка ожидающих вы полнения команд производится с учетом не только положения головок после выполнения последней команды, но и множества других факторов. Для определения того, какая команда будет выполняться следующей, ис пользуются сложные алгоритмы, учитывающие переключение головок, времена поиска определенных дорожек, режимы работы (например, в ре жиме с пониженным уровнем шума последовательность может отличать ся от обычного режима, поскольку здесь учитывается, что поиск должен создавать минимум шума). Принимаются во внимание такие параметры, как расстояние, на которое перемещаются головки, начальное положение и направление поиска, характеристики ускорения и замедления позиционера, различные времена установления головок на дорожке для чтения и записи, попадания и промахи в кэш-памяти при чтении, наличие кэши рования записи и многие другие. Кроме того, применяются алгоритмы, предупреждающие «зависание» отдельных команд в очереди.
Другая составляющая технологии — уменьшение задержек враще ния жесткого диска. Эффект достигается двумя методами. Первый - это перегруппировка ожидающих выполнения команд аналогично тому, как это делается для минимизации задержек поиска. Если накопитель вы полняет команды в порядке их поступления, то в ситуации, когда сначала поступает команда чтения сектора А, затем В, а затем С, для выполнения всех трех команд потребуется примерно 1,5 оборота дисковых пластин. Изменив же порядок выполнения команд так, чтобы после А считывался сектор С и только потом В, можно «уложиться» менее чем в один оборот и сократить общее время выполнения запроса более чем на треть.
Второй способ — это так называемый измененный порядок доставки данных (out-of-order data delivery). Это значит, что головка не обязатель но должна начинать чтение (запись) с первого LBA-сектора запрошенного блока данных. Она может начать передачу с любого наиболее «удобного» для нее сектора, входящего в запрошенный блок, а недостающее начало блока передать в конце текущего оборота диска. Использование изменен ного порядка доставки позволяет в наихудшем случае затратить на пере дачу блока данных не более одного оборота пластины. Без него в наихуд шем случае время передачи составит один оборот плюс время передачи всех входящих в блок секторов.
Для реализации изменения порядка следования команд необходима маркировка каждой команды, отличающая ее от других команд в очереди. В NCQ для этого используется 5-битный тег, поэтому максимальное число команд в очереди не может превышать 32. Базой для реализации NCQ в рамках протокола Serial ATA стали три механизма: сообщения о статусе завершения команды без состязаний (race-free status return), агрегиро вания прерываний (interrupt aggregation) и прямого доступа к памяти по инициативе устройства (First Party DMA).
Механизм Race-Free Status Return позволяет устройству сообщать о статусе выполнения любой команды в любое время. Никаких специаль ных «переговоров» с хост-адаптером для посылки статусного сообщения не требуется. Накопитель может сообщать о завершении нескольких ко манд подряд или даже одновременно.
Механизм Interrupt Aggregation позволяет обрабатывать одно преры вание для нескольких команд. Обычный алгоритм общения накопителя с хост-адаптером предусматривает обработку прерывания каждый раз, когда завершается выполнение очередной команды. Чем больше прерыва ний, тем больше нагрузка на хост-адаптер и центральный процессор. При использовании NCQ среднее количество прерываний, генерируемых на одну команду, может быть меньше единицы. Если накопитель завершает несколько команд в течение короткого промежутка времени, отдельные прерывания могут объединяться (агрегироваться). Тогда хост-контролле ру достаточно обработать одно прерывание на несколько команд.
Механизм First Party DMA позволяет накопителю инициировать опе рацию прямого доступа к памяти для передачи данных без участия хост-контроллера и центрального процессора. Накопитель выбирает контекст ПДП, посылая хост-контроллеру так называемую DMA Setup FIS (Frame Information Structure, базовая единица обмена данными в протоколе Serial ATA). Эта FIS сообщает тег команды, для которой следует создать канал ПДП.
На основании значения тега хост-контроллер загружает в контроллер ПДП компьютера указатель на соответствующую этой команде PRD-таб-лицу (Physical Region Descriptor -— структура, используемая для описа ния областей памяти, с которыми производится обмен данными), после чего передача данных происходит без вмешательства со стороны ЦП. Именно благодаря этому механизму накопитель может эффективно ре организовывать команды, поскольку место в памяти для обмена данными он выбирает по собственной инициативе. Получив команду, накопитель должен знать, исполнять ли ему ее немедленно или ставить в очередь. Он также должен знать, какой протокол передачи данных будет использо ваться — NCQ, DMA, PIO и т. д. Эту информацию он получает, декодируя код операции команды.
В целом внедрение интерфейса Serial ATA позволило серьезно повы сить эффективность подсистемы накопителей в настольных компьюте рах и вывести ее на уровень, ранее характерный для профессиональных серверных решений. Например, использование RAID-массивов с дисками SATА заметно улучшает производительность мультимедийных прило жений, игр и других программ, требующих обработки больших объемов информации.
Спецификация SCSI (Small Computer System Interface) определяет физи ческую шину ввода-вывода и поддерживаемый ею логический интерфейс для подключения периферийных устройств. Основная идея разработ ки — обеспечение возможности подключения разных устройств к единой скоростной шине без необходимости модернизации аппаратной и про граммной части хост-системы. К шине SCSI могут подключаться накопи тели различного типа, принтеры, сканеры, фото- и видеокамеры. Шина SCSI практически не встречается в настольных компьютерах, но рабочие станции и серверы практически всегда имеют ее в составе платформы.
Возникновение SCSI относится к 1970-м годам, когда компанией Shugart Associates был предложен интерфейс восьмиразрядной парал лельной шины и высокоуровневого протокола, обеспечивающего логиче ский доступ к устройству, не зависящий от его внутренней конфигурации. Главное достоинство такого высокоуровневого подхода к доступу — обе спечение взаимозаменяемости оборудования разных производителей. Используя однополярную передачу сигнала, имея 8-разрядную шину, работающую в асинхронном режиме, интерфейс стал значительным ша гом вперед, обеспечивая полосу пропускания 1,5 Мбайт/с.
В 1982 г. комитет Американского национального института стандартов (ANSI) одобрил предварительную спецификацию SCSI, в значительной мере основанную на разработках Shugart Associates.
Отличительными чертами интерфейса SCSI стали:
использование дифференциальной передачи электрического сигнала, обеспечившей высокий уровень помехоустойчивости при длине шины до 25 метров;
использование режима синхронной передачи данных на скоростях до 5 Мбайт/с;
определение расширенного набора команд для поддержки дисков большой емкости и возможности самостоятельного конфигурирования устройств;
определение команд для поддержки других устройств (принтеров, накопителей на магнитных лентах и оптических дисках).
В 1986 г. спецификация SCSI-1 была утверждена ANSI окончательно. Первая версия стандарта определяла логический интерфейс, функцио нирующий на 8-разрядной разделяемой шине, работающей на частоте 5 МГц и позволяющей подключать до восьми устройств. Устройства объединялись в цепочку с помощью кабеля, образуя шину, которая терминировалась (нагружалась) с обоих концов. Два любых устройства, подключенных к шине, могут установить соединение друг с другом и произвести обмен данными. Устройство, инициирующее соединение, называется инициатором (Initiator), а его абонент называется целевым устройством или адресатом (Target). Спецификацией SCSI предусматривается, что любое устройство, подсоединенное к шине, может быть как инициатором, так и целевым устройством. Соединение в один момент времени возможно только между двумя устройствами на шине.
Все SCSI -устройства подразделяются на несколько групп, для каждой из которых определен свой базовый набор команд:
Printer device — принтер (устройство печати).
Processor device — устройство обработки данных.
Write Once Read Many Device — некоторые виды оптических накопителей с однократной записью.
CD-ROM Device — оптический накопитель с возможностью чтения данных.
Scanner device — сканеры.
Other — прочие устройства.
Поскольку для каждого типа периферийных устройств определен базовый набор команд, то установка драйверов требуется только в тех случаях, если набор команд устройства шире, чем базовый. В остальных случаях устройства способны работать со стандартными драйверами, входящими в состав операционной системы.
Физически шина SCSI-1 представляет собой набор из 25 пар проводни ков, часть которых используется для передачи данных и управляющих сигналов, а другая часть — для служебных целей или же зарезервирова на для будущих расширений. Всего на шине SCSI-1 18 сигнальных линий: 9 используются для передачи управляющих сигналов и 9 — для передачи данных. Шина SCSI является инверсной, то есть высокому уровню сигна ла соответствует состояние «ложь», а низкому — «истина». Для внутрен них соединений проводники образуют шлейф из 50 проводников.
Для адресации каждое устройство, подключенное к шине, должно иметь свой идентификатор — SCSI ID, представляющий собой позици онный код, выдаваемый на шину данных: каждой линии шины данных соответствует определенный идентификатор (и, соответственно, опреде ленное устройство). Поскольку шина SCSI-1 имеет ширину 8 бит, макси мально может быть адресовано (идентифицировано) 8 устройств. Каждое устройство SCSI-шины может быть структурировано на логические еди ницы (Logical Units, LUN), число которых в устройстве, адресуемом одним SCSI ID, может достигать 8 (от LUN0 до LUN7). Это имеет смысл, когда конечное устройство состоит из какого-то числа компонентов (возмож но, выполняющих разные функции) и есть необходимость обращаться к каждому отдельно. В этом случае адресация компонента осуществляется парой тегов (SCSI ID, LUN). Чтобы использовать на шине как можно боль шее число устройств, применяют мосты — контроллеры, подключаемые к основной шине SCSI и образующие новую ветку, позволяющую подсо единить несколько устройств, имеющих один SCSI ID и разные LUN.
Вариант топологии цепочки устройств SCSI
Принципиальная схема сегмента шины SCSI SE
Устройства на SCSI-mime неравноправны: каждое имеет свой приори тет в соответствии с номером ID. Максимальный приоритет имеет устрой ство с максимальным ID. Хост-адаптер шины всегда имеет ID7, для того чтобы он мог занять шину в любой нужный ему момент. Обычно ID рас пределяют следующим образом.
Первоначально назначение SCSI ID-устройству осуществлялось при помощи перемычек, число которых было достаточно велико. Сейчас при меняют удобные микропереключатели.
Как уже упоминалось, стандартом SCSI предусматривались два режи ма передачи сигнала по линиям связи: дифференциальный и однополярный. Преимуществами однополярного интерфейса являются упрощенная конструкция самого устройства и разъемов, уменьшение числа проводов в соединительном кабеле. Однако в однополярном режиме максимально допустимая длина шины составляет 6 метров. Дифференциальный SCSI более сложен в реализации, но его использование позволяет увеличить длину шины до 25 метров. Дифференциальный и однополярный SCSI не являются совместимыми, и одновременное подключение к шине уст ройств, использующих ее в разных режимах, невозможно без специаль ных переходников и преобразователей.
Для предотвращения распространения отраженного сигнала шина SCSI должна быть терминирована с обоих концов. В SCSI-1 оговарива ется два варианта терминаторов: активные и пассивные. Пассивные ис пользуются в основном для шины, работающей в однополярном режиме, для дифференциальной шины рекомендуется использование активных терминаторов. Часто устройства уже имеют в своем составе термина тор, избавляя от необходимости приобретать его отдельно, и допускают управление им — включено/выключено.
В 1988 г. началась работа над спецификацией SCSI-2. Основными направ лениями для совершенствования стали увеличение производительности, расширение числа адресуемых устройств, улучшение совместимости. В новой спецификации значительно был расширен список поддержива емых устройств (сканеры, коммуникационные компоненты, магнитоопти ческие накопители), расширены существующие наборы команд.
Увеличение максимального числа устройств на шине при сохранении прежнего механизма адресации обеспечено за счет ее расширения до 16 или 32 бит. Для сохранения совместимости была оставлена поддержка 8-разрядной шины. Кроме увеличения числа адресуемых устройств, такой подход позволяет также поднять производительность. Для обозначения разновидностей шины были введены два термина: узкая (Narrow) и широ кая (Wide). Термин «узкая» относится к первоначальной 8-разрядной шине, а термин «широкая» — к 16-разрядной. Также была увеличена до 10 МГц частота шины при работе в синхронном режиме. Шина, работаю щая на такой частоте, получила название Fast (отсюда и второе название стандарта — FastSCSI). Таким образом, стандарт SCSI-2 обладает следу ющими возможностями:
♦ узкая шина, работающая на частоте 10 МГц (FastSCSI или SCSI-2), обеспечивает передачу данных на скорости 10 Мбайт/с и поддер живает до 8 устройств;
♦ широкая шина на частоте 10 МГц (WideFastSCSI или WideSCSI-2) передает данные на скорости 20 Мбайт/с и поддерживает до 16 уст ройств.
Важным дополнением SCSI-2 служит механизм организации марки рованных очередей. Маркированные очереди для канала инициатор — целевое устройство — логическое устройство позволяют создавать оче редь размером до 256 процессов, каждый из которых маркируется тегом. Очередность выполнения процесса определяется передаваемыми с ним сообщениям в момент постановки в очередь.
Разработка стандарта SCSI-3 началась в 1993 г. Авторы отказались от определения привычной параллельной шины и ряда последовательных технологий на нижнем уровне интерфейса . Это было сделано специально, чтобы обеспечить универсальность шины за счет снятия ограничений на скорость и протяженность соединений. Внутри спецификации определены специальные разделы, описывающие отдельные шины. Технология парал лельной медной шины SCSI названа SCSI-3 Parallel Interface и определя ется серией стандартов SPI—x. Стандарт SPI—1 описывает шину с такто вой частотой до 20 МГц, благодаря чему он получил название UltraSCSI. Пропускная способность достигает 20 Мбайт/с для «узкой» и 40 Мбайт/с для «широкой» версий шины. Хотя теоретически число поддерживаемых устройств осталось прежним (8 для узкой и 16 для широкой версий), при использовании кабельного соединения более четырех устройств объеди нять нельзя. Терминаторы в UltraSCSI можно использовать только актив ные. Такова плата за высокую производительность.
Стандарт SPI-2 описывает шину с тактовой частотой 40 МГц, что обе спечивает пропускную способность 40 Мбайт/с или 80 Мбайт/с, в зависи мости от ширины шины. Стандарт получил название Ultra2SCSI. На шине применена технология низковольтных уровней дифференциального сиг нала (Low Voltage Differential, LVD). По аналогии прежняя технология по лучила название High Voltage Differential (HVD). Устройства HVD и LVD не могут использоваться одновременно. Максимальная длина соединения составляет 12 метров для шины LVD и 25 метров для шины HVD.
Стандарт SPI-3 (иногда называется Ultra3SCSI) принят в 1998 г. В спецификации произошел полный отказ от высоковольтных сигналов и ликвидирована 32-разрядная шина. Из нововведений к наиболее суще ственным относятся двойная синхронизация, использование контрольно-циклических кодов (CRC) и контроль окружения. Повышение пропускной способности шины до 160 Мбайт/с достигнуто за счет синхронизации по обоим фронтам тактового сигнала. Применение механизма CRC позволяет обнаруживать все одиночные разрядные ошибки, все двойные разрядные ошибки, нечетное число ошибок и все ошибки пакета длиной до 32 бит, благодаря чему существенно возрастает надежность передачи. Контроль окружения выполняется в автоматическом режиме и представляет собой процедуру, проверяющую канал передачи данных на соответствие вы бранному режиму. Если обнаружится опасность потери данных, будет ав томатически осуществлен переход в менее скоростной режим.
Стандарт SPI-4 (Ultra 320 SCSI) описывает 16-битную шину с такто вой частотой 80 МГц и двойной синхронизацией, что обеспечивает про пускную способность 320 Мбайт/с. Спецификация содержит несколько технологических новшеств, повышающих надежность обмена данными.
Стандарт SPI-5 (Ultra 640 SCSI) описывает параллельный интерфейс со скоростью передачи 640 Мбайт/с. Окончательная спецификация шины так и не была утверждена, хотя некоторые компании выпускали устрой ства Ultra 640 SCSI. Промышленная ассоциация SCSI отвергла планы по его разработке и сфокусировалась на Serial Attached SCSI.
Вершиной эволюции параллельного интерфейса SCSI стала специ фикация Ultra320 SCSI, обеспечившая пропускную способность шины 320 Мбайт/с, что вполне соответствовало требованиям современных си стем хранения данных. Но тенденция повсеместного перехода на после довательные шины не миновала и SCSI. В результате появился новый стандарт Serial Attached SCSI (SAS), утвержденный в 2004 г. Пиковая пропускная способность шины Serial Attached SCSI в сегодняшней версии составляет до 5 Гбит/с (около 600 Мбайт/с).
Впрочем, основное достоинство интерфейса SAS заключается не в про пускной способности, а в поддержке полнодуплексного режима работы, возможности подключения до 128 корневых устройств (всего до 16256 устройств с учетом всех веток), в обратной совместимости на физическом уровне с шиной Serial ATA.
Возможная топология системы Serial Attached SCSI
В качестве сигнальных линий шины SAS используются две диффе ренциальные пары, что позволяет организовать полнодуплексный ре жим работы. Обмен данными по дифференциальным парам происходит низковольтными сигналами в противофазе, что исключает перекрестные помехи. Один или несколько физических каналов, каждый из которых об разован дифференциальной парой, образуют порт. Порт с одним каналом называют «узким» (Narrow port), порт с двумя и более каналами называ ют «широким» (Wide port). Каждое физическое SАS-устройство должно иметь один или несколько узких или широких портов. Кроме оконечных устройств (например, жестких дисков) и контроллеров спецификацией SAS предусмотрены расширители (Expander), также оснащенные пор тами. К расширителям подключаются как оконечные устройства, так и другие расширители. Причем используется два типа расширителей: око нечный (Edge Expander) и корневой (Fanout Expander). К оконечным рас ширителям подключаются только конечные SАS-устройства, например жесткие диски. Корневой расширитель предназначен для подключения к нему только оконечных расширителей и выполняет функции маршрутизатора. Использование корневого и оконечных расширителей позволяет создавать разветвленные топологии шины SAS.
Архитектура интерфейса SAS предусматривает несколько уровней: физический (физической линии и физического порта), логического канала, логического порта, транспортного протокола, приложений. Поскольку различия, препятствующие взаимодействию с SATА, начинаются лишь на самом низком физическом уровне, к шине SAS возможно подключение дисков SATА, но обратная операция исключена. Монтаж хост-контроллера и устройств SAS на платформу ПК не представляет сложности, так как уже на логическом уровне они воспринимаются операционной системой и приложениями как стандартные накопители. Однако вряд ли все возмож ности SAS понадобятся в настольной платформе, поэтому наличие шины Serial Attached SCSI станет, по-видимому, отличительной чертой рабочих станций и серверов.
Механизм ACPI (Advanced Configuration and Power Interface, расширен ный интерфейс конфигурирования и управления питанием). Поддержка ACPI должна обеспечиваться на уровне компо нентов, BIOS и ядра операционной системы. Система ACPI занимается менеджментом энергосберегающих функций компьютера и распределением системных ресурсов посредством расширенного контроллера пре рывания APIC (Advanced Programmable Interrupt Controller). Поддержка обширного перечня функций со стороны ACPI вызывает определенные трудности в реализации интерфейса. С момента своего появления в 1997 г. и до настоящего времени некоторые возможности ACPI либо не поддер живаются, либо поддерживаются лишь частично платформами настоль ных ПК.
На интерфейс ACPI опирается технология On~Now, призванная со кратить длительный процесс при включении (выключении) компьютера, обеспечить служебным приложениям (например, процедурам проверки жесткого диска) возможность работы в то время, когда компьютер вы ключен, улучшить положение с энергопотреблением.
Согласно спецификации ACPI компьютер может находиться в следу ющих состояниях:
G1 — спящий режим (suspend);
G2 — питание отключено, но блок питания находится под напряжением (soft—off);
G3 - питание отключено механическим выключателем (mechanical off).
Технология On-Now предусматривает расширения для режима G1. Добавляются следующие уровни функционирования.
S1 (Standby 1) — останавливаются таймеры системной платы, но сохраняется состояние оперативной памяти. Выход из режима S1 в рабочий режим происходит мгновенно.
S2 (Standby 2) — дополнительно отключается питание кэш-памяти системной платы и процессора, а данные, хранившиеся там, переправляются в оперативную память. Переход в рабочий режим происходит достаточно быстро.
S3 (Suspend-to-memory) — обесточиваются все компоненты системы, кроме оперативной памяти. Текущее состояние системы записывается в оперативную память. Включение с восстановлением предыдущего состояния компьютера занимает чуть больше времени, чем из режима S2.
S4 (Suspend-to-disk) — данные о состоянии системы и содержимое памяти записываются в специально отведенное место на жестком диске. Переход в рабочий режим занимает сравнительно много времени.
Для поддержки режима S3 необходимо, чтобы системная плата имела схемы раздельного питания компонентов и обеспечивала запись в память на уровне BIOS.
Так как спецификацию On-Now разрабатывала фирма Microsoft, то управляющим центром всей технологии, естественно, стала операцион ная система Windows. Учитывая любовь Билла Гейтса к идее информационной магистрали, было предусмотрено многое для работы в локальных и глобальных сетях. В частности, обеспечивается автоматическая загрузка файлов из Интернета и выполнение системных задач. Например, можно задать включение компьютера ночью для просмотра Web-страниц и по лучения новых файлов. По такому же принципу функционируют другие программы (антивирусы, средства резервного копирования, проверки диска и пр.).-
Сохранение сетевых соединений обеспечивается автоматической за писью используемых файлов на локальный диск и восстановлением соединения после включения компьютера. Поддержка специфических функций предусматривает, например, непрерывную 24-часовую работу факс-модема независимо от состояния компьютера. При необходимости сетевая карта включает систему и запускает необходимые приложения.
Откровенно говоря, автор до сих пор не видел ни одной настольной платформы, поддерживающей функции энергосбережения ACPI и On Now в полном объеме. Обязательно что-то не работает или работает не так, как положено. Совсем иначе обстоят дела в сфере переносных ком пьютеров. Здесь интерфейс ACPI поддерживается в полной мере на уров не железа, BIOS и приложений.
Для настольных систем самой важной функцией ACPI является систе ма IRQ Sharing (поддерживается APIC), занимающаяся динамическим распределением прерываний между компонентами. Если на одной линии IRQ висит несколько устройств, менеджмент между ними обеспечивается системой IRQ Sharing. Физически в компьютере имеется 16 линий аппа ратных прерываний, но некоторые прерывания имеют статус системных, поэтому их использование или переназначение линии невозможно. В со временной компьютерной системе свободных прерываний осталось очень мало.
Все линии прерываний имеют свои приоритеты. Чем выше приоритет у линии прерывания, тем быстрее процессор ответит на запрос устрой ства, находящегося на этой линии. Прерывания приведены в таблице в порядке приоритета.
Режимы функционирования компонентов согласно спецификации ACPI On-Now
Таблица распределение прерываний
.
Устройств, требующих собственное прерывание и не представленных в таблице, может быть куда больше. Например: сетевая карта, контрол лер RAID или SCSI, ТВ-тюнер, SAT A, IEEE1394 (FireWire) и так далее. То есть, вполне может сложиться ситуация, когда на два свободных преры вания будет несколько устройств, требующих собственного прерывания. Совместное использование ресурса означает пропорциональное сниже ние эффективности компонентов. Если на одном прерывании сидят виде окарта и звуковая карта, «торможение» для обоих практически гаранти рованно. Существует три метода решения этой проблемы. Первый метод — пол ноценное использование систем ACPI и IRQ Sharing. Если системы ACPI, а соответственно и APIC, включены, то операционная система считает, что имеется 256 виртуальных прерываний, при этом реальных прерыва ний остается 16. ACPI автоматически распределяет прерывания и не по зволяет менять их произвольно
Если устройство может функционировать в режиме кооперации с дру гими устройствами, то ACPI с большой вероятностью посадит их на одну физическую линию. Так на одном физическом прерывании могут оказать ся практически все устройства, установленные в компьютере, даже если есть свободные прерывания. Это приводит к определенному снижению эффективности системы, но гарантирует отсутствие конфликтов между устройствами.
Второй метод заключается в отказе от использования ACPI и APIC, но задействовании IRQ Sharing. Отказ от систем ACPI и APIC означает, что операционная система знает о наличии только 16 прерываний. Система IRQ Sharing позволит находиться на одном прерывании нескольким устройствам. При этом можно изменять распределение прерываний по усмотрению пользователя. Правда, компьютер больше не будет выклю чаться программно (его придется выключать кнопкой «Power») и отка жется поддерживать функции энергосбережения.
Третий метод — самый эффективный в смысле улучшения производи тельности, но требует определенных усилий пользователя. Суть метода в полном отказе от систем ACPI и IRQ Sharing и ручном распределении линий прерываний. Каждое устройство должно иметь отдельное преры вание и ни с кем не пересекаться. Неиспользуемые устройства отключа ются от линий прерываний. При использовании данного метода половина компьютера может оказаться «в отключке», зато все остальное будет ра ботать самым эффективным образом.
Предположительный список отключаемых устройств:
Midi Port Adress;
Onboard Parallel Port (если к нему не подключен принтер);
Onboard COM Port (если порт не используется);
Onboard Audio (если установлена отдельная звуковая карта);
Onboard LAN Control (если компьютер не подключен к локальной сети);
USB Host Controller (если нет устройств, подключенных к портам USB);
Onboard Serial ATA (если нет дисков SAT А);
Onboard ATA (если установлены диски SAT А, один канал AT А мож
но отключить, оставив второй для CD/DVD привода);
Onboard RAID (если функция RAID не используется).
Интерфейс System Management Bus представляет собой двухпроводную низкоскоростную шину менеджмента устройств. Протоколы работы SMBus основаны на принципах технологии I2C, разработанной фирмой Phillips.
Суть архитектуры SMBus заключается в определении конфигурации аппаратных средств без привлечения других шинных интерфейсов. Хост-контроллер шины обычно встроен в южный мост НМСЛ. Например, кон троллер шины SMBus, реализованный в микросхеме Intel 82801DB I/O Controller Hub 4 (ICH4) позволяет передавать и получать данные от ком понентов, постоянно находящихся на шине. Эти сигналы используются исключительно хост-контроллером SMBus для менеджмента устройств.
Интерфейс SMBus позволяет процессору связываться с абонента ми шины напрямую. Обычно в качестве абонентов выступают модули на шине памяти и устройства на шине PCI (PCI Express). Протокол I2C поддерживает восемь типов команд: Quick Command (быстрые команды), Send Byte/Receive Byte (отправка/получение байта), Write Byte/Word (запись байта/слова), Read Byte/Word (чтение байта/слова), Process Call (вызов процедуры), Block Read/Write (блокировка чтения/записи), Host Notify (уведомление хост-контроллера).
Топология шины SMBus
В обмене участвуют два устройства: ведущее (хост-контроллер) и ве домое (Slave). Каждое из этих устройств может выступать как в качестве передатчика, помещающего на линию информационные биты, так и в качестве приемника, в зависимости от типа обмена. Синхронизацию за дает хост-контроллер, но линия данных поочередно управляется обоими устройствами, участвующими в обмене. Каждое ведомое устройство имеет свой адрес, который используется при инициализации обмена. Протокол I2C позволяет использовать одну шину многим устройствам, определяя коллизии и выполняя арбитраж. Если два передатчика пытаются уста новить на линии данных различные логические уровни сигналов, то при оритет получает тот, кто выставил низкий уровень. Передатчик следит за уровнями выставляемых им сигналов и при обнаружении коллизии отка зывается от передачи, так как согласно протоколу устройство иницииру ет обмен только при пассивном состоянии сигналов. Коллизия возникает только при одновременной попытке начала обмена, но, как только кон фликт обнаружен, он автоматически разрешается за счет отказа одного абонента от передачи.
1 Принцип открытой архи тектуры обусловил широкое распространение IBM PC, удобство сборки и модернизации компьютеров, универсальность, огромный выбор компо нентов и сравнительно низкие цены на комплектующие.
2 НМС – набор микросхем системной логики, чипсет.
PAGE 27