Список вопросов по курсу «Организация ЭВМ и систем»

Работа добавлена на сайт samzan.net:

1. Базовая организация ЭВМ, память и механизмы трансляции.

Организация фон-неймановской машины, ее отличия от современных ЭВМ.
Элементы процессора (схема). Операционные устройства. Типы операционных устройств с магистральной структурой.
Устройство управления. Микропрограммные автоматы с программируемой и жесткой логикой (схемы).
Структура процессора с тремя внутренними шинами. Микропрограммирование команд. Микрокоманды и микропрограмма
Организация шин. Синхронный и асинхронный протоколы. Методы повышения эффективности шин: расщепление транзакций, пакетный режим, конвейеризация, отказоустойчивость.
Форматы команд. Конвейер команд. Отличия CISC и RISC механизмов конвейера. Конвейерная адресация.
Виды представления данных.

Целые числа: числа со знаком и без знака, повышенная точность, переполнение разрядной сетки.
Изображения: классы изображений, кодирование цветных и полутоновых изображений, форматы графических файлов.
Представление символьной информации: стандартные системы кодирования.

Форматы представления чисел с плавающей запятой в PC. Специальные численные значения. Особые случаи при работе сопроцессора. FPU Программная модель.
Иерархия запоминающих устройств (схема). Методы доступа. Память адресная, стековая, ассоциативная (схемы). Локальность по обращению.
Организация динамической памяти (схема). Разбиение ОЗУ на банки.
Организация микросхем памяти DRAM с регенерацией (схема). Типы микросхем памяти FPM DRAM, EDO, BEDO, SDRAM, DDR, RDRAM и их временные диаграммы.
Регенерация памяти, типы и временные диаграммы. Обнаружение и исправление ошибок (схема).
Принципы организации КЭШ памяти: зачем она нужна, виды КЭШ памяти (схемы), как организован обмен между основной и КЭШ памятью, обновление КЭШ памяти: в чем проблема, какие алгоритмы. Примеры: КЭШ с прямым отображением (386 процессор), ассоциативный по множеству КЭШ (486 или Pentium процессоры).
Динамическое распределение памяти Понятие и схема виртуальной памяти. Правила выборки страниц Алгоритмы замены страниц (сегментов). Логические и физические адреса. Трансляция адреса.
Общие принципы защиты памяти. Расслоение памяти. Защищенный режим виртуальной адресации в процессорах хx86 (обобщенная схема трансляции).
Схема вычисления физического адреса в защищенном режиме при обращении к сегментам, доступным для всех задач и только данной задаче. Схемы трансляции адреса с использованием GDT и LDT.
Виртуальная память. Аппаратная поддержка механизма виртуальной памяти на уровне сегментов и на уровне страниц. Формат селектора сегмента. Формат дескриптора сегмента. Типы дескрипторов.
Дескрипторные таблицы, их разновидности и содержание. Где они находятся? Какая информация содержится в дескрипторе? Прерывание в защищенном режиме.
Защита памяти на уровне сегментов. Механизмы проверок. Уровни привилегий (схемы проверок) и аппаратная поддержка защиты операционной системы при системных вызовах, обращениях к портам ввода-вывода и прерываниях. Привилегированные команды. Команды тестирования условий защиты
Механизм шлюзования. Формат дескриптора шлюза. Стеки.
Мультизадачный режим: в чем его смысл, в каких случаях он нужен? Переключение задач. Полный и короткий контекст задачи. Способы сохранения контекста. Какие механизмы аппаратной поддержки мультизадачности имеются в процессоре х86 . (схема TSS …). Схема переключения задач в процессоре х86
Мультизадачный режим. Состояния задач. Продвижение задач диспетчером (схема). Сценарии планирования. Процессор х86: Переход из реального механизма в мультизадачный. Как изолировано адресное пространство задачи.
Страничная организация памяти процессора х86. Схема трансляции адреса (схема). Виртуальная память на уровне страниц. Правила подкачки, замены и размещения страниц.
Механизм трансляции 4МБ страниц. Расширение физического адреса. (схема).
TLB(схема). Назначение, структура и тестирование.
Средства отладки. Системные регистры Pentium.
Режим системного управления. Вход-выход в режим. Операционная модель.
Управление вычислительным процессом. Использование стека при обращении к подпрограмме. Стековый кадр.
Загрузка и тестирование ЭВМ.

2. Системные внешние устройства, шина и временные диаграммы

Способы подключения УВВ к процессору. Модель внешнего устройства для программиста. Прозрачная (прямая) схема трансляции адресов (Схема трансляции адресов ПРОЦЕССОРА Power MPC603 или MC68030).
Схема подключения внешнего устройства к ISA шине. Временная диаграмма ISA
Структура внешнего устройства, поддерживающего синхронизацию с ЭВМ на шине ISA по прерыванию и ПДП. Элементы: дешифратор команд, шинный формирователь и флаги готовности.
Структура внешнего устройства, поддерживающего синхронизацию с ЭВМ на шине ISA. Удлинение канального цикла / асинхронный обмен (Схема).
Обмен с ВнУ по прерыванию. Радиальное и векторное прерывание. Приоритет прерывания. Вектор состояния и вектор прерывания. Механизмы доступа к обработчику прерывания. Циклы прерываний в процессоре. Диаграмма состояний (Схема).
Структура аппаратных прерываний в PC. Контроллер прерываний и схема подключения к процессору. Синхронизация работы с процессором. Модель для программиста (регистры, их функции, порядок программирования). Какие свойства системы прерываний вы можете изменять при его программировании.
Прямой доступ к памяти - третий способ обмена между устройствами, присоединенными к магистрали. Режимы ПДП. Аппаратная реализация в PC. Взаимно независимые категории свойств, которые программист может задать при инициализации процесса ПДП и типовой порядок программирования.
Функции контроллера памяти. Временные диаграммы обращения к ОЗУ. Регенерация, виды регенерации.
Аппаратная поддержка отладки. Внутренние прерывания при отладке. Расширенная отладка в процессорах Pentium, BlackFin.
Программные модели последовательного (COM) и параллельного (SPP, EPP) интерфейсов.
Шины. Элементы. Электрические аспекты.
Арбитраж шин. Алгоритмы динамического изменения приоритетов
Схемы арбитража. Централизованный арбитраж. Схема параллельного арбитража
Централизованный последовательный арбитраж с цепочкой для сигнала предоставления шины
Децентрализованный арбитраж. Параллельная схема. Кольцевая схема
Опросные схемы арбитража. Централизованный опрос. Децентрализованный опрос
Методы повышения эффективности шин Пакетный режим передачи. Конвейеризация транзакций. Арбитраж с перекрытием. Конвейерное обращение к памяти. Расщепление транзакций. Увеличение пропускной способности шины, мультиплексирование. Арбитраж с удержание шины.
Временная диаграмма PCI шины (минимальный набор сигналов). Элементы протокола обмена в PCI. PCI Express.
Арбитраж PCI шины. Временная диаграмма шины с арбитражем. Распределение ресурсов. Компоненты Plug and Play
Временная диаграмма обращения к порту ввода-вывода.
Временная диаграмма режима прямого доступа в память.
Временная диаграмма пакетного режима.
Временные диаграммы обращения к ОЗУ.
Временные диаграммы последовательного и параллельного интерфейсов (минимальный набор сигналов).

3. Процессоры и мультипроцессорные системы

Архитектура и организация вычислительного процесса в суперпроцессорах пятого и шестого поколения . Пути реализации параллельности выполнения команд. Статическая и динамическая структуры программ. Зависимости структурные, по данным и управлению. Способы преодоления зависимостей структурных, по данным.
Способы преодоления зависимостей по управлению. Простые и сложные способы. Методы статического и динамического предсказания переходов. Таблица ветвлений, буфер целевых адресов переходов, сворачивание переходов. Разворачивание циклов. Параллельное выполнение команд из окна выполнения. Динамическое исполнение. Этапы выполнения команд и методы повышения быстродействия. Предвыборка и преддекодирование команд.
Логические и физические ресурсы микропроцессора. Способы переименования ресурсов. Буфер переупорядочивания. Методы диспетчеризации. Очереди исполнения команд. Резервирующая станция. Работа с памятью, спекулятивное обращение к памяти с использованием буферов отложенной записи.
Простые способы преодоления зависимостей по управлению. Слоты переходов. Проблемы внеочередного выполнения команд. Точное прерывание в конвейере.
Процессор Pentium. Основные структурные особенности, обеспечивающие повышение производительности (суперскалярная архитектура): 64 битовая шина ОЗУ, раздельные КЭШи команд и данных, двухступенчатый дешифратор и сдвоенный конвейер команд, предсказание переходов. ММХ.
Процессоры P6. Архитектура. 14-ти ступенчатый конвейер. Трансляция команд Х86.Отображение регистров. Динамическое исполнение. Шина транзакций. Режимы пониженного энергопотребления. Pentium 4 - Trace Cache.
Расширение возможностей микропроцессоров Многоядерность. Технология Single Instruction Multiply Data. ММХ-регистры, команды и форматы данных. Насыщенная арифметика. SSE – процессор с плавающей запятой. Режимы пониженного энергопотребления (StopGrant, AutoHALT, Sleep, Deep Sleep).
VLIW процессоры. Low-power x86-Compatible Processors Implemented with Code Morphing™ Software - Crusoe™ processors (фирма Transmeta). Динамическая трансляция. Выполнение с изменением последовательности. Регулирование потребления.
VLIW процессоры. Процессор Itanium AI-64. Длинные командные связки. Аппаратная поддержка предикатных команд.( Предикатное поле в команде. Предикатный регистровый файл. Механизм исключения результатов команд со значением предикатного операнда "ложь"). Команды работы с предикатными регистрами. Выделение множества условных команд.
Основные идеи, заложенные в RISC-архитектуру. Процессоры PowerPC603 и 620, Alpha 21264 и Alpha 21164: основные свойства. Структура процессоров. Особенности конвейеризации, предвыборки и выполнения команд. Форматы команд.
Мультипроцессорные архитектуры. Уровни разделения памяти. Классификация. Матричные и векторные процессоры. Модели согласованности данных.
Закон Амдала. Эффективность использования процессоров, степень параллелизма.
Шинная архитектура с однородным доступом для задач симметричной обработки(MIMD UMA SMP ). Разделение шины. Альтернативные протоколы. Пример поддержки архитектуры у процессоров Pentium. Приватные сигналы, монополизация шины, расширенный контроллер прерываний (APIC). Серверы.
Мультипроцессоры с неоднородным доступом (NUMA). Системы без КЭШ и с согласованной КЭШ памятью. Два примера мультипроцессорных систем на основе справочника. Суперкомпьютеры.
Мультикомпьютеры. Распределение совместно используемой памяти. Статические и динамические топологии коммуникационных сетей. Сетевая архитектура на базе транспьютеров. Загрузка транспьютера и анализ ошибок.
Обеспечение надежного функционирования многопроцессорных систем. Кластерные архитектуры. RAID технологии.
Нейронная сеть. Этапы работы. Схема и элементы нейрона. Топологии связей. Способы и задачи обучения. Пример трехслойной сети – классификатор.

…4. Периферийные устройства

Структура и характеристики ЦИК. Составляющие погрешности преобразования: методические, случайные и систематические. Аддитивные и мультипликативные погрешности. Ошибки квантования. Выбор разрядности АЦП.
Погрешности преобразования ЦИК. Динамическая погрешность и апертурное время.
Погрешности преобразования ЦИК. Ошибки восстановления (теорема Котельникова, метод прямоугольников, линейная интерполяция) SB бластер. Структурная схема. Программная модель. Используемые методы восстановления аналоговых сигналов.
Теорема Котельникова. Преобразование Фурье. Эффекты дискретизации.
Преобразователь интервалов времени в код. Точность преобразования.
АЦП с единичным приращением цифрового эквивалента. Дельта-сигма АЦП.
АЦП с двоичновзвешенным приращением цифрового эквивалента.
Параллельные и последовательно-параллельные АЦП.
ЦИК на базе системной шины IBM PC. Возможности подключения датчиков к компьютеру. Системная шина ISA. Временная диаграмма сигналов ввода/вывода в порт. Буферизация системной шины. Схема подключения АЦП и ЦАП к порту ввода/вывода
Фотоприемники на приборах с зарядовой связью (ФПЗС): схема организации ПЗС ячейки, механизм передачи и накопления зарядов, типы ФПЗС.
Системы технического зрения. Video Blaster- структура и режимы. Сканеры - схема сканера, его режимы работы. Системы регистрации векторного изображения.
ЦАП. Основные схемы и характеристики.
Печатающие устройства. Матричные, лазерные и струйные принтеры. Структурные схемы. Вопросы кодирования цвета. Предельное разрешение.
Видеосистема IBM PC. Распределение памяти. Текстовые и графические режимы. Дисплейные страницы. Код символа, код атрибута. Таблица цветов. Кодирование и создание символа (генератор символа). Режимы 4,8,16,32 бита на цвет. Битовые плоскости, таблица цветов ЦАП, суммирование цветов для получения оттенков серого.
Магнитные диски. Технология записи. Виды покрытий. Разметка диска. Структура дисковода. Типы головок. Приводы управления головкой. Сервоповерхность. Интерфейсы винчестеров: ST-506/412, ESDI, SCSI, IDE. Схемы кодировок : MFM, RLL. Характеристики дисков. Логическое и физическое форматирование. Метод чередования секторов. Корневой каталог. FAT таблица. NTFS. Кэширование диска. Временные параметры.
CD, DVD диски. Технология записи. Форматирование. Структура дисковода. Автофокусировка.
Интерфейсы (Последовательный интерфейс RS232, RS-485, USB, IrDA,
Bluetooth, Wi-Fi, WiMAX, параллельный интерфейс + EPP и SPP).

1. Поява найдавнішої людини сучасного типу на нинішній території України1 млн
2. ЗМІСТ ВСТУП 3 Розділ І
3. Курский государственный университет Кафедра теории и истории государства и права Утверждаю
4. тематика контрольных работ по дисциплине Теория государства и права
5. Общая теоретикоправовая характеристика усыновления удочерения
6. РЕФЕРАТ дисертації на здобуття наукового ступеня доктора технічних наук Київ ~ 2007
7. .Описание изделия4 2
8. Детская литература 1976 4804010100019 Т Без объявл
9. Модульные Передвижные По функциональному назначению Общего пользования Ведомственные заправочные п.html
10. 12.12 На 31
11. Герпетическая инфекция
12. дурную бесконечность
13. Финансово-промышленные группы
14. Уральский экономический округ
15. Вызов удаленных процедур (RPC
16. план представляется на рассмотрение на конфиденциальной основе исключительно для принятия решения по финан
17. I Прогнозирование потребительского спроса
18. Петербургская Академия Наук в 18-19 веках
19. Введение
20. Мировая экономика как сфера международного бизнесаструктура субъекты связь с мб Мировая экка м

Материалы собраны группой SamZan и находятся в свободном доступе