тема счисления символический метод записи чисел представление чисел с помощью письменных знаков
Работа добавлена на сайт samzan.net:
Билет 1
1. Системы счисления. Преобразования позиционных систем счисления. Представление отрицательных чисел.
Система счисления - символический метод записи чисел, представление чисел с помощью письменных знаков.
Выделяют:
- Позиционные СС
- Смешанные (факториальная, Фибоначчиева)
- Непозиционные (Биномиальная, Система остаточных классов, СС Штерна-Броко)
- СС разных народов (Единичная СС, Пятеричная СС, Древнеегипетская СС, Вавилонская СС, Алфавитные СС (Еврейская СС, Греческая СС), Римская СС, СС майя)
Позиционная система счисления - система счисления, в которой значение каждого числового знака (цифры) в записи числа зависит от его позиции (разряда).
В позиционных системах счисления один и тот же числовой знак (цифра) в записи числа имеет различные значения в зависимости от того места (разряда), где он расположен.
Под позиционной системой счисления обычно понимается -ричная система счисления, которая определяется целым числом , называемым основанием системы счисления. Целое число без знака в -ричной системе счисления представляется в виде конечной линейной комбинации степеней числа :
|
где — это целые числа, называемые цифрами, удовлетворяющие неравенству . |
Каждая степень в такой записи называется весовым коэффициентом разряда. Старшинство разрядов и соответствующих им цифр определяется значением показателя (номером разряда). Обычно в записи ненулевых чисел начальные нули опускаются.
Если не возникает разночтений (например, когда все цифры представляются в виде уникальных письменных знаков), число записывают в виде последовательности его -ричных цифр, перечисляемых по убыванию старшинства разрядов слева направо:
Наиболее употребляемыми в наст. Вр. позиционными системами являются: 2, 3, 8, 10, 16.
Представление отрицательных чисел.
Наиболее распространённый способ представления отрицательного числа реализуется при помощи дополнительного кода. Дополнительный код отрицательного числа можно получить инвертированием модуля двоичного числа (первое дополнение) и прибавлением к инверсии единицы (второе дополнение), либо вычитанием числа из нуля.
Преобразование числа из прямого кода в дополнительный осуществляется по следующему алгоритму. 1 Если число, записанное в прямом коде, положительное, то к нему дописывается старший (знаковый) разряд, равный 0, и на этом преобразование заканчивается; 2 Если число, записанное в прямом коде, отрицательное, то все разряды числа инвертируются, а к результату прибавляется 1. К получившемуся числу дописывается старший (знаковый) разряд, равный 1.
Пример. Преобразуем отрицательное число −5, записанное в прямом коде, в дополнительный. Прямой код числа −5, взятого по модулю: 101
Инвертируем все разряды числа, получая таким образом обратный код:010; Добавим к результату 1 = 011; Допишем слева знаковый единичный разряд: 1011.
2. Разработка комбинационных схем. Логические элементы ИСКЛЮЧАЮЩЕЕ ИЛИ и проверка на чётность. Применение схем проверки на чётность.
Техническим аналогом булевой функции в вычислительной технике является комбинационная схема, на вход которой поступают и с выхода снимаются электрические сигналы в виде одного из уровней напряжения, соответствующих значениям логического 0 и логической 1.
Структурно комбинационная схема (КС) может быть представлена как совокупность элементарных логических схем – логических элементов (ЛЭ). ЛЭ выполняют над входными переменными элементарные логические операции типа И-НЕ, И, ИЛИ, ИЛИ-НЕ и т.д. Число входов логического элемента соответствует числу аргументов воспроизводимой им булевой функции. Графическое изображение комбинационной схемы, при котором показаны связи между различными элементами, а сами элементы представлены условными обозначениями, называется функциональной схемой.
В ходе разработки комбинационных схем приходится решать задачи анализа и синтеза, и они состоят из следующих этапов:
1 составления таблицы истинности для входов и выходов комбинационной схемы по условию задачи; 2 записи логической функции или логических функций для всех разрядов выхода; 3 минимизации логических функций; 4 записи логических функций в заданном базисе; 5 составления функциональной схемы по логическим функциям.
Логический элемент „исключающее ИЛИ” применяется как сумматор по модулю 2 или используется для задерживания цифрового импульса. Его часто включают как фазовый компаратор, определяющий момент равенства частот и фаз двух цифровых последовательностей.
Среди прочих устройств с помощью элементов „исключающее ИЛИ” часто проектируют генераторы строго сфазированных многофазных последовательностей (например, трехфазных напряжений питания микроэлектродвигателей).
|
На выходе будет: «1» тогда и только тогда, когда на входе действует нечётное количество. «0» тогда и только тогда, когда на входе действует чётное количество. |
|
Один из самых простых и часто употребляемых методов — проверка на четность для каждого отдельного байта. Для этого служит старший бит в 9-битовом режиме обмена, который хранится в разрядах при приеме и при передаче. Когда байт данных сохраняется в памяти, все единичные разряды в байте суммируются схемой генератора/проверки разряда четности. Эта схема формирует разряд четности, который добавляется к байту данных и сохраняется вместе с ним. В результате байт данных становится 9-разрядным словом. При каждом считывании из памяти разряд, четности повторно поступает на генератор разряда четности и снова вычисляется. Затем повторно вычисленное значение четности сравнивается с исходным значением четности, сохраненным в памяти. Если эти значения не совпадают, это свидетельствует о наличии ошибки четности, и схема генерирует сообщение об ошибке. Традиционно существует два подхода к генерации |
Билет 2
1. Интегральные схемы типа CPLD.
Интегральная схема - электронная схема произвольной сложности (кристалл), изготовленная на полупроводниковой подложке (пластине или плёнке) и помещённая в неразборный корпус, или без такового, в случае вхождения в состав микросборки.
CPLD (сложные программируемые логические устройства) имеет в своем составе множество блоков PLD, входы и выходы которых соединены вместе посредством глобальной коммутационной матрицы. Таким образом, CPLD имеет два уровня программирования: уровень программирования каждого блока PLD и программирование взаимосвязей между этими блоками.
PLD содержит в себе массив соединителей (предохранителей), которые могут быть разомкнуты (разорваны) или замкнуты для подключения к вентилям различных выводов. Мы можем запрограммировать PLD с помощью булевых выражений в виде суммы произведений, и тогда микросхема будет выполнять требуемую функцию.
Основными частями функциональных блоков CPLD являются программируемая матрица элементов И, матрица распределения термов и группа из нескольких макро ячеек. По существу, каждый ФБ представляет собою PAL-подобную структуру с некоторыми отличиями от вариантов, используемых в простых PLD (ПМЛ). Как и в классических PLD, в блоке имеется многовходовая матрица , вырабатывающая конъюнктивные термы для их использования в последующих частях блока. В классических PLD типа ПМЛ термы жестко распределяются между дизъюнкторами, формирующими выходные функции в форме ДНФ. Совокупность дизъюнкторов образует фиксированную (не программируемую) матрицу элементов ИЛИ.
Подходят для схем управления, поскольку они имеют более комбинационную схему;
В основном используются в продукции класса low-end;
Работают на небольшой скорости;
CPLD не изменяемы в процессе работы. Они основаны на флэш-памяти или ПЗУ с возможностью стирания;
CPLD будет работать сразу же после подачи питания;
CPLD основаны на ПЗУ;
CPLD являются «крупнозернистыми» устройствами, то есть они содержат относительно небольшое число (до 100) крупных логических блоков с триггерами;
На CPLD можно реализовать небольшие цифровые проекты.
2. Разработка комбинационных схем. Компараторы.
Схема, которая сравнивает два двоичных слова и показывает, равны они или нет, называется компаратором (comparator). Некоторые компараторы интерпретируют входные слова как числа со знаком или без знака, а также выдают арифметическое соотношение между словами (больше или меньше). Эти устройства часто называются компараторами значений (magnitude comparators).
Схемы ИСКЛЮЧАЮЩЕЕ ИЛИ и ИСКЛЮЧАЮЩЕЕ ИЛИ-HE можно считать 1-разрядными компараторами. При наличии в достаточном количестве схем ИСКЛЮЧАЮЩЕЕ ИЛИ и вентилей ИЛИ с большим числом входов можно строить компараторы с любым числом входов.
|
Одно напряжение сравнения двоичного компаратора делит весь диапазон входных напряжений на два поддиапазона. Двоичный логический сигнал (бит) на выходе двоичного компаратора указывает, в каком из двух поддиапазонов находится входное напряжение. |
Простейший компаратор представляет собой дифференциальный усилитель. Компаратор отличается от линейного операционного усилителя (ОУ) устройством и входного, и выходного каскадов:
1.Входной каскад компаратора должен выдерживать широкий диапазон входных напряжений между инвертирующим и не инвертирующим входами, вплоть до размаха питающих напряжений, и быстро восстанавливаться при изменении знака этого напряжения.
2.Выходной каскад компаратора выполняется совместимым по логическим уровням и токам с конкретным типом входов логических схем. Возможны выходные каскады на одиночном транзисторе с открытым коллектором.
Для формирования гистерезисной передаточной характеристики компараторы часто охватывают положительной обратной связью. Эта мера позволяет избежать быстрых нежелательных переключений состояния выхода, обусловленном шумами во входном сигнале, при медленно изменяющемся входном сигнале.
При подаче эталонного напряжения сравнения на инвертирующий вход входной сигнал подаётся на не инвертирующий вход, и компаратор является неинвертирующим (повторителем, буфером).
При подаче эталонного напряжения сравнения на не инвертирующий вход входной сигнал подаётся на инвертирующий вход, и компаратор является инвертирующим (инвертором).
Несколько реже применяются компараторы на основе логических элементов, охваченных обратной связью.
В аналоговой схемотехнике компаратор обычно реализуется на базе операционного усилителя, охваченного резистивной положительной обратной связью.
Билет 3
1. Шинный фиксатор уровня.
В любой момент времени не более чем одна из схем выдает сигнал на шину; иногда ни одна из схем не является источником сигнала, и тогда шина оказывается в «плавающем» состоянии Если к шине подключены входы быстродействующих КМОП-вентилей и шина оставлена в плавающем состоянии надолго, то могут происходить разные неприятности. В частности, из-за шумов, перекрестных помех и других эффектов на высокоимпедансной шине, пребывающей в плавающем состоянии, может возникнуть напряжение, близкое к порогу переключения КМОП- схем по входу, что, в свою очередь, приведет к протеканию чрезмерно больших токов по выходным цепям этих схем. По этой причине желательно соединять шины резисторами с источником питания, чтобы при их переходе в плавающее состояние на них быстро устанавливался логический сигнал высокого уровня. Так обычно и поступают.
Но резисторы, подтягивающие потенциал шины к напряжению питания, - не такое уж хорошее решение.
Решение этой проблемы состоит в исключении резистора, подтягивающего шину к источнику питания, и замене его активным шинным фиксатором уровня {bus holder circuit). В этой схеме нет ничего нового: это - элемент с двумя устойчивыми состояниями с резистором R в одной из ветвей петли обратной связи. Вывод INOUT данной схемы соединяется с сигнальной линией шины с тремя состояниями, уровень которой эта схема должна будет удерживать. Когда схема, выдававшая на шину сигнал низкого или высокого уровня, запирается и ее выход переходит в третье состояние, правый инвертор фиксатора уровня удерживает сигнальную линию в ее прежнем состоянии. При изменении сигнала, выдаваемого на линию, с низкого уровня на высокий или в обратном направлении схема, служащая источником этого сигнала, должна допускать вытекание или втекание со стороны ее выхода небольшого дополнительного тока, протекающего по резистору /?, чтобы преодолеть действие фиксатора уровня. Этот дополнительный ток течет лишь короткое время, которое необходимо элементу с двумя устойчивыми состояниями, чтобы переключиться из одного состояния в другое.
Сопротивление резистора R выбирается из соображений компромисса между малым током, затрачиваемым на преодоление действия фиксатора уровня (большое значение R), и хорошей помехоустойчивостью удержания шины в текущем состоянии (малое значение R).
Шинные фиксаторы уровня часто бывают встроены в такие ИС средней степени интеграции, как 8-разрядный шинный КМОП-буфер или приемопередатчик. Для шинных фиксаторов уровня не требуется дополнительных выводов, и они занимают очень мало места на поверхности кристалла, так что их можно иметь, по существу, бесплатно. Нет никакой проблемы в том, чтобы к одной и той же линии были подключены несколько (гг) фиксаторов уровня при условии, что схемы, служащие источниками сигналов, выдаваемых на шину, допускают протекание по их выходным цепям в течение нескольких наносекунд (при переключении) «-кратного тока, затрачиваемого на преодоление действия всех фиксаторов уровня. Заметьте, что в случае, когда к шине подключены TTJT-входы, применение шинных фиксаторов уровня, как правило, не рационально .
2. Разработка комбинационных схем. Сумматоры, вычитающие устройства и АЛУ.
|
Сумматор — устройство, преобразующее информационные сигналы (аналоговые или цифровые) в сигнал, эквивалентный сумме этих сигналов. В зависимости от формы представления информации различают сумматоры аналоговые и цифровые. |
Арифметико-логическое устройство (АЛУ) - центральная часть процессора, выполняющая арифметические и логические операции.
АЛУ реализует важную часть процесса обработки данных. Она заключается в выполнении набора простых операций. Операции АЛУ подразделяются на три основные категории: арифметические, логические и операции над битами. Арифметической операцией называют процедуру обработки данных, аргументы и результат которой являются числами (сложение, вычитание, умножение, деление,...). Логической операцией именуют процедуру, осуществляющую построение сложного высказывания (операции И, ИЛИ, НЕ,...). Операции над битами обычно подразумевают сдвиги.
|
По способу представления чисел различают АЛУ: 1.для чисел с фиксированной точкой; 2.для чисел с плавающей точкой; 3.для десятичных чисел. По способу действия: последовательные (одноразрядные), параллельно-последовательные, параллельные (многоразрядные). |
Возможны как минимум два вида вычитателей: Вычитатель в прямых кодах и вычитатель в дополнительных кодах (на обычном сумматоре с аппаратным получением кода второго дополнения).
|
Вычитающее устройство строиться на основе инвертирующего усилителя. |
Вычитающие устройства применяются в аналоговых вычислительных машинах. Если к выходам "-'" подать m входных сигналов, а к "+" n сигналов, то выходное напряжение такого устройства будет определяться |
2. DS- Комбинированный ожог обоих глаз I ст
3. Тема- АГРАРНАЯ РЕФОРМА П
4. равно V ФАЙЛ V 2 V 0 V ФАЙЛ V 1 Q ВЫБОР 1 ФАЙЛ Значение yx при x2 где yx решен
5. Законодательство о культуре.html
6. ТЕМА РАСПРЕДЕЛЕНИЯ [8
7. задание 3 Колебания волны волновая оптика Вариант 7 12
8. время; r радиусвектор; x y z декартовы координаты; s криволинейная координата путь; v вект
9. Криворізький національний університет Порядок подання та розгляду заяв в електронній формі на участь у
10. і. Стан порушений
11. Статья- Джордж Сорос и проблемы глобализации
12. Подмалевок Мнгослойная живопись Лессировки
13. объединение главных и подсобных помещений избранных решений и форм в единую композицию
14. Административная ответственность за коррупционные деяния по законодательству Украины
15. Робота вихователя-методиста
16. Расходы предприятия от торговой деятельности и внереализационных операций
17. Античный мир
18. Тема- Синергетика ~ наука о законах развития систем
19. . В каком предложении придаточную часть сложноподчинённого предложения нельзя заменить причастным оборотом
20. Тема 2 Как провести социологическое исследование Социология не может существовать не добывая эмпиричес