Если у вас возникли сложности с курсовой, контрольной, дипломной, рефератом, отчетом по практике, научно-исследовательской и любой другой работой - мы готовы помочь.
Предоплата всего
Подписываем
Лабораторные работы
Изучение RISC процессора PowerPC 603
с использованием его модели
ВВЕДЕНИЕ
ИНФОРМАЦИЯ: Особенности процессора 603E. Работа с моделью Power-PC. Методика исследований и представление результатов
ТЕМЫ ЗАДАНИЙ.
Работа с моделью Power-PC
1. Установите модель PowerPC на вашем компьютере
1. Установите Tcl/Tk на вашем PC.
2. Распакуйте и Установите модель (dll) в указанных каталогах.
2. Получение временной диаграммы.
1. Идите Scripts\DetailModel\
2. Запишите/отредактируйте выполняемые процессором команды в файл test.tbf
1. Набор команд:
|
add r1=r2+r3 add r1=r2+r3 add r1=r2+r3 |
fmadds fr1=fr2*fr3+fr4 fmadds fr1=fr2*fr3+fr4 fmadds fr1=fr2*fr3+fr4 |
3. Выберите сигналы, котоые будут представлены на временной диаграмме в файле ppc_test.tcl. Используйте символ '#' Coment или decoment.
4. Для трансляции запустите run.bat в Scripts\DetailModel\. Будет создан файл ppc.fsr
5. Просмотрите временную диаграмму:
Откройте файл wf.tcl в каталоге Wfhex. Загрузите файл исхода ppc.fsr. Переместите все сигналы в выводимое окно, нажимая "> >" стрелку.
Темы заданий
для исследования архитектуры процессора
ВВЕДЕНИЕ
Основой архитектуры современных высокоскоростных микропроцессоров является архитектура процессора с сокращенным набором команд (RISC - Reduced Instruction Set Computer). Понятие RISC в современном его понимании сформировалось на базе трех исследовательских проектов компьютеров: процессора 801 компании IBM, процессора RISC университета Беркли (1980 год Д.Паттерсон) и процессора MIPS Стенфордского университета (1981год Дж.Хеннесси).
Эти три машины имели много общего. Все они придерживались архитектуры, отделяющей команды обработки от команд работы с памятью, и делали упор на эффективную конвейерную обработку. Система команд разрабатывалась таким образом, чтобы выполнение любой команды занимало небольшое количество машинных тактов (предпочтительно один машинный такт). Сама логика выполнения команд с целью повышения производительности ориентировалась на аппаратную, а не на микропрограммную реализацию. Чтобы упростить логику декодирования команд использовались команды фиксированной длины и фиксированного формата.
Среди других особенностей RISC-архитектур следует отметить наличие достаточно большого регистрового файла (в типовых RISC-процессорах реализуются 32 или большее число регистров по сравнению с 8 - 16 регистрами в CISC-архитектурах), что позволяет большему объему данных храниться в регистрах на процессорном кристалле большее время и упрощает работу компилятора по распределению регистров под переменные. Для обработки, как правило, используются трехадресные команды, что помимо упрощения дешифрации дает возможность сохранять большее число переменных в регистрах без их последующей перезагрузки.
Особенности процессора 603E
Процессор PowerPC 603 является типичным процессором RISC-архитектуры.
• Эффективный, суперскалярный микропроцессор
— Три инструкции из очереди за такт
— Одноактное выполнение для большинства инструкций
— Pipelined FPU для всей единственной точности и большинства действий двойной точности
• Пять независимых блоков выполнения и два регистровых файла
—1. BPU featuring static branch prediction (блок управления ветвлением)
—2. 32-разрядный IU
—3. FPU одинарной и двойной точности (стандарт IEEE 754)
—4. LSU загрузки/сохранения данных между КЭШ и GPRs и FPRs
—5. SRU заполняет регистр состояния (CR), регистр специального назначения (SPR), и
выполняет целочисленные команды add/compare
• Регистровые файлы
— Тридцать два общего назначения GPRs для операндов целого числа
— Тридцать два FPRs для одинарной или двойной точности (single- or double-precision)
• Память и КЭШ
— 16-Kbyte data cache—four-way set-associative, physically addressed; LRU replacement algorithm
— 16-Kbyte instruction cache—four-way set-associative, physically addressed; LRU replacement algorithm
— Cache write-back or write-through operation programmable on a per page or per block basis
— Address translation facilities for 4-Kbyte page size, variable block size, and 256-Mbyte segment size
— 52-bit virtual address; 32-bit physical address
— Support for one-level address pipelining and out-of-order bus transactions
Процессор размещен на кристалле площадью 98 кв.мм и содержал 2,8 млн. транзисторов.
Методика исследований и представление результатов.
Темы заданий для исследования архитектуры процессора с использованием моделирующей программы
Пример
Задание: Механизм исполнения 3- и 4-х операндной команды. Конвейер регистровых команд.
1. Набор команд:
|
add r1=r2+r3 add r1=r2+r3 add r1=r2+r3 |
fmadds fr1=fr2*fr3+fr4 fmadds fr1=fr2*fr3+fr4 fmadds fr1=fr2*fr3+fr4 |
2. Схема узлов, используемых при выполнении команд.
Таблица состояний по тактам
|
Наименование элемента процессора |
|||||||
|
Номер такта |
|||||||
2
Performance Optimized With Enhanced RISC – architecture IBM, Apple и Motorola
EMBED Word.Picture.8