Если у вас возникли сложности с курсовой, контрольной, дипломной, рефератом, отчетом по практике, научно-исследовательской и любой другой работой - мы готовы помочь.
Предоплата всего
Подписываем
1. Задание 1. Синтез и исследование логических схем
1.1. Задача № 1
Разработать логические схемы для реализации частично определенных логических функций 4-х аргументов, заданных таблицами. Каждая, комбинация значений аргументов двоичных переменных DCBA отображается числом N, равным: N = 23D+ 22C + 21B+20A.
Значение функции при неуказанных комбинациях значений аргументов необходимо доопределить для получения схемы с минимальным числом элементов.
Пользуясь картами Карно для 4 переменных, получить МДНФ функций F1 и F2 и МКНФ функции F3
По полученным МДНФ и МКНФ синтезировать комбинационные логические схемы (КЛС) в базисах И, ИЛИ, НЕ для F1, И-НЕ для F2, ИЛИ-НЕ для F3.
Вариант задания определяется из таблицы №1 приложения по последней цифре зачетной книжки.
|
N1 |
0 |
2 |
3 |
5 |
6 |
7 |
8 |
10 |
12 |
13 |
|
F1 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
|
N2 |
0 |
1 |
3 |
4 |
6 |
9 |
10 |
11 |
14 |
15 |
|
F2 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
|
N3 |
0 |
1 |
2 |
5 |
7 |
10 |
11 |
13 |
14 |
15 |
|
F3 |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
Синтез логического устройства выполняют на основе заданной каким-либо из известных способов логической функции (функции алгебры логики). Наиболее наглядным способом представления логической функции является использование таблицы истинности.
Комбинационную схему можно представить в виде многополюсного элемента, имеющего, в данном случае, т=4 входов и k=1 выходов. На выходе логический уровень сигнала зависит от значений т входных переменных, то есть представляет собой логическую функцию yi = f(x1, x2, …, xm).
В варианте задания перечислены не все возможные значения входных наборов N, поэтому такая логическая функция F называется частично определенной.
Так как логическая функция определена не полностью, то в таблице истинности на запрещенных наборах вместо значения функции обычно записывают знак «*».
Рис.1. Карта Карно для F1
МДНФ: F1=
Рис. 2. Карта Карно для F2
МДНФ: F2=
Рис.3. Карта Карно для F3
МКНФ:
Синтезируем комбинационные логические схемы (КЛС) в базисах И, ИЛИ, НЕ для F1, И-НЕ для F2, ИЛИ-НЕ для F3.
Рис.4 КЛС для F1 в базисе И, ИЛИ, НЕ
Для представления F2 в базисе И-НЕ необходимо провести преобразование по законам де Моргана:
Рис. 5. КЛС для F2 в базисе И-НЕ
Для представления F3 в базисе ИЛИ-НЕ также необходимо провести преобразование по законам де Моргана:
Рис.6. КЛС для F3 в базисе ИЛИ-НЕ
1.2. Задача №2
Разработать схему пороговой логики, которая вырабатывает сигнал 1, если на К входах появляется сигнал 1. Вариант задания определяется из таблицы №2 приложения по предпоследней цифре зачетной книжки.
N=4, K=3.
Таблица 2.
Таблица истинности
|
№ набора |
0 |
1 |
2 |
3 |
4 |
5 |
6 |
7 |
8 |
9 |
10 |
11 |
12 |
13 |
14 |
15 |
|
D |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
C |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
|
B |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
|
A |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
|
F |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
F=
МДНФ=
Рис. 7. Схема пороговой логики, N=4, K=4.
Рис.8. Для набора 0 F=0, что соответствует ТИ.
2. Задание 2 Исследование комбинационных схем средней степени интеграции
2.1. Задача № 3
Найдите аналитическое выражение функции, которая реализуется схемой, рис.9. Задавая кодовые комбинации аргументам (входам) составить таблицу ее функционирования и проанализировать ее работу. Вариант задания определяется из таблицы № 3 приложения по последней цифре зачетной книжки.
Рис.9. Заданная схема
Таблица 3.
Таблица истинности
|
a |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
|
b |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
|
c |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
|
Z |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
Z=
Z=1 при любых значениях на входах.
2.2. Задача № 4
Исследование комбинационного цифрового устройства АЛУ (арифметико-логическое устройство). В зависимости от номера варианта (он выбирается по предпоследней цифре зачетной книжки) значения операндов А и В выбрать из таблицы №4 приложения. Значения операндов представить в двоичной системе исчисления и выполнить над ними логические и арифметические операции, представленные в таблице №5 приложения соответственно выбранному выше варианту. Результаты представить в шестнадцатеричной системе счисления. Для четных номеров арифметических операций значение переноса С0 нужно приняв равным 0, а для нечетных - равному 1.
A=2, B=7, C0=0.
Таблица 4.
Задание
|
Логическая операция |
Арифметическая операция |
А=2(10) =010(2)
В=7(10) =111(2)
=101*111=101(2) =5(16)
= 010+(010+000)+=010(2) =2(16)
2.3. Задача № 5
Разработать схему, содержащую минимальное число базовых элементов, работа которой представлена временными диаграммами в таблице №6 приложения, где А, В, С -входы, a F - выход. Вариант выбирается по последней цифре зачетной книжки.
Рис.10. Заданные временные диаграммы
Таблица 5.
Таблица функционирования схемы
|
№ такта |
0 |
1 |
2 |
3 |
4 |
5 |
6 |
7 |
|
С |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
|
B |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
|
A |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
|
F |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
F=
Рис.11. Карта Карно.
МДНФ: F=
Рис. 12. Схема для F в базисе И, ИЛИ, НЕ.
Для построения схемы в базисе И-НЕ необходимо преобразовать полученную МДНФ:
Рис. 13. Схема для F в базисе И-НЕ.
Проверим правильность функционирования полученных схем, подавая на входы ABC одну из возможных комбинаций 1 и 0. Например А=0, B=0, C=0. Сделать вывод, что при поступлении в такте №0 заданной комбинации 1 и 0 на входы ABC на выходах схем сигнал F=0, что соответствует заданию.
3. Задание 3 Синтез последовательностных схем
3.1. Задача №6
Разработайте схему пересчетного устройства Kсч = 6. Последовательность смены состояния выберите из таблицы № 7 приложения по предпоследней цифре зачетной книжки.
Таблица 6.
Исходные данные.
|
№ варианта |
Порядок смены состояния по тактам |
|||||
|
2 |
4 |
7 |
2 |
1 |
6 |
3 |
Определяем требуемое количество триггеров m из условия , т.е. отсюда m=3.
Выбираем D – триггер.
Составим таблицу функционирования делителя частоты (таблица 7) и таблицу переходов для D – триггера (таблица 8)
Таблица 7
|
№ перехода по тактам |
Текущее состояние |
Следующее состояние |
||||
|
Q3 |
Q2 |
Q1 |
Q3 |
Q2 |
Q1 |
|
|
1 |
1 |
0 |
0 |
1 |
1 |
1 |
|
2 |
1 |
1 |
1 |
0 |
1 |
0 |
|
3 |
0 |
1 |
0 |
0 |
0 |
1 |
|
4 |
0 |
0 |
1 |
1 |
1 |
0 |
|
5 |
1 |
1 |
0 |
0 |
1 |
1 |
|
6 |
0 |
1 |
1 |
1 |
0 |
0 |
Таблица 8
|
Вид перехода |
Уровень на вх. D |
|
0→0 |
0 |
|
0→1 |
1 |
|
1→0 |
0 |
|
1→1 |
1 |
Пользуясь таблицами 7 и 8 составим карты Карно 3х аргументов Q1, Q2, Q3 для входа D триггеров Т1, Т2, Т3 и по этим картам получим логические выражения для входов D1, D2, D3 в виде таблицы 9, причем каждый вход D является функцией от состояний триггеров.
Таблица 9
По полученным в таблице 9 логическим выражениям построить структурную схему делителя рис. 14.
Рис. 14. Структурная схема делителя
Список используемых источников
1. Алексенко А.Г., Шагурин И.И. Микросхемотехника: Учеб. пособие для вузов. —2-е изд., перераб. и доп. - М.: Радио и связь, 1990.
2. Аналоговые и цифровые интефальные микросхемы: Справочник / С.В.Якубовский, Л.И.Ниссельсон, В.И.Кулешова и др.; Под ред. С.В.Якубовского. - М.: Радио и связь, 1989.
3. Калабеков Б. А. Цифровые устройства и микропроцессорные системы: Учебник для техникумов связи. - М.: Горячая линия — Телеком, 2000.
4. Опадчий Ю. Ф., Глудкин О. П., Туров А. И. Аналоговая и цифровая электроника (полный курс): Учебник для вузов / Под ред. О. П. Глудкина. - М.: Горячая Линия - Телеком, 2000.
5. Угрюмое Е. П. Цифровая схемотехника. - СПб.: БХВ-Петербург, 2001.
6. Цифровые интефальные микросхемы: Справочник / П.П.Мальцев, Н.С.Долидзе, М.И.Критенко и др. - М.: Радио и связь, 1994.
7. Фридман А., Менон П. Теория и проектирование переключательных схем. - М.: МИР, 1978.