Если у вас возникли сложности с курсовой, контрольной, дипломной, рефератом, отчетом по практике, научно-исследовательской и любой другой работой - мы готовы помочь.
Предоплата всего
Подписываем
http://technicomp.at.ua/index/0-49
Обычно микросхемы флеш-памяти имеют встроенные источники повышенного напряжения для выполнения стирания и записи, чтобы микросхема питалась только одним источником питания. Создать универсальную флеш-память, которая была бы с большой плотностью хранимой информации, быстрой и при чтении и при записи, как при последовательном доступе, так и при произвольном, выдерживала бы большое количество циклов перезаписи, пока не удалось. Также не обнаружено оптимистических прогнозов на эту тему. Поэтому сейчас одновременно существуют несколько видов флеш-памяти, которые специализированы под выполнение различных требований. Это же предполагается и в будущем. Рассмотрим некоторые варианты построения флеш-памяти, получивших широкое применение.
По количеству уровней заряда на плавающем затворе существуют одноуровневые, принцип работы которых уже рассмотрен здесь и многоуровневые, соответственно, SLC (Single-Level Cell) и MLC (Multi-Level Cell). Одноуровневые позволяют хранить в ячейке только один бит. В многоуровневых на плавающий затвор можно заносить несколько разных уровней заряда и опознавать эти уровни при чтении. В экспериментальных микросхемах, как сообщают, доводили число уровней до такой величины, что ими можно представить до 9 бит информации. Несмотря на явное преимущество такого подхода в плотности размещения информации, этот подход усложняет реализацию такой технологии, а главное, у MLC при прочих равных условиях из-за жёстких допусков на величину заряда получается более низкое число циклов записи. Поэтому, серийно выпускают только MLC с ячейками на два бита.
Первоначально были созданы флеш-структуры NOR, напоминающие логические элементы ИЛИ-НЕ* (NOR). Позже получили распространение и преобладают теперь NAND-структуры, по аналогии с логическими элементами И-НЕ*. Существуют и другие менее распространённые архитектуры. На рис. 5 изображены эти две базовые структуры.
При чтении NOR исходно на все линии слов поданы логические нули - напряжения 0 вольт относительно их заземлённых истоков. Для того, чтобы прочитать содержимое ячеек, которые подключены, например, к линии слова 2, на эту линию поступает напряжение логической единицы, достаточное для того, чтобы все те транзисторы, у которых нет заряда на плавающем затворе, подключенные к этой линии (на рис. 5 показан только один транзистор), открылись, а у которых заряд есть - остались закрытыми. Тогда те линии бит, в которых открылись транзисторы примут нулевой потенциал - содержимое всех ячеек, подключенных к линии слова 2 определено.
Контакты с линиями "съедают" значительную площадь кристалла. Это побудило разработать NAND архитектуру с меньшим количеством контактов на один транзистор и, следовательно, с гораздо большей плотностью ячеек. Здесь 8 или 16 последовательно соединённых транзисторов (на рис. 5 пример для 8 транзисторов) могут быть подключены к общей для них линии бит с помощью двух ключей по краям этой цепочки. Для того, чтобы прочитать содержимое одной из ячеек, входящей в последовательность NAND-структуры, необходимо отпереть два крайних транзистора последовательной цепочки, подать на все линии слова высокое отпирающее напряжение (кроме той ячейки, которую необходимо считать). Это напряжение должно быть достаточным для отпирания всех ячеек, как заряженных, так и не заряженных, в то же самое время, на линию слова интересующей нас ячейки необходимо подать более низкое напряжение, такое, чтобы она открылась, если на её плавающем затворе нет заряда и осталась закрытой, если заряд есть. Поскольку все транзисторы последовательной цепочки открыты (кроме читаемой), то вся цепочка будет открыта или закрыта только в зависимости от той информации, которая содержится в читаемой в данный момент ячейки.
Чтение NOR может выполняться с произвольным доступом за время порядка 60 нс. NAND могут читаться с произвольным доступом за время порядка 25 мкс, а с последовательный доступом - за 50 нс.
Стирание и программирование (запись)
В ячейку флеш-памяти, в отличие от RAM-памяти, не пишут логический 0 поверх логической 1 или обратно. В силу физических трудностей внесения и удаления заряда на плавающий затвор, приходится выполнять дополнительную процедуру - стирание - удаление заряда с плавающего затвора. Эта процедура применительно к одной ячейке занимает очень много времени - порядка 3 mS для NAND и 0,5 S для NOR. Поэтому, перед тем, как записать информацию в выбранную ячейку, стирают не только информацию в этой ячейке, а сразу в целом блоке ячеек. Это позволяет резко снизить время стирания в пересчёте на одну ячейку.
Для того, чтобы стереть ячейку, на управляющий затвор подаётся высокое отрицательное относительно истока напряжение, которое выталкивает электроны с плавающего затвора квантовым туннелированием.
Для записи NOR используется метод горячей инжекции электронов, а для записи NAND используется туннелирование электронов Фаулера-Нордхейма. Запись NAND происходит быстрее, чем NOR, соответственно, 200 мкс/512 байт и 4 мс/512 байт.
NAND выдерживает больше циклов стирания-записи. Ниже приведены ориентировочные сравнительные характеристики NAND и NOR флеш-памяти.