Если у вас возникли сложности с курсовой, контрольной, дипломной, рефератом, отчетом по практике, научно-исследовательской и любой другой работой - мы готовы помочь.
Предоплата всего
Подписываем
1.ТЕХНІЧНЕ ЗАВДАННЯ
1.1.Підстава для розробки, призначення і галузь застосування.
Підставою для розробки є завдання на курсове проектування.
Пристрій призначений для виконання операції ділення над числами з фіксованою комою в доповняльному коді.
1.2.Умови експлуатації.
1.2.1.Температура навколишнього середовища від 10 до 35 °С.
1.2.2.Відносна вологість повітря до 80 % при температурі 25 °С.
1.2.3.Атмосферний тиск від 650 до 800 мм рт. ст.
1.2.4.Напруга живильної мережі (220+22) В.
1.3.Технічні вимоги.
1.3.1.Виконувана операція - ділення без відновлення залишку.
1.3.2.Вхідний код - паралельний.
1.3.3.Вихідний код - паралельний.
1.3.4.Тип використовуваного коду - доповняльний.
1.3.5.Розрядність чисел - 22.
1.3.6. Елементна база - К555.
1.4.Вимоги до конструктивного оформлення.
Пристрій виконати на стандартній друкованій платі.
3. СТРУКТУРНА СХЕМА ПРИСТРОЮ
При виконанні операції ділення використовується два числа - A (ділене) і B (дільник). Число A зберігається в регістрі А, число B зберігається в регістрі B.
На початку роботи ділене A заноситься в регістр A за допомогою сигналу Y3, а дільник B: у регістр B (Y5). Ділене A зсувається вліво шляхом косої передачі з регістра A у суматор. Дільник B надходить у суматор SM з регістра B у прямому або інверсному кодах (Y9). Доповняльний код результату виходить підсумовуванням одиниці переносу в молодший розряд суматора.
Цифри частки Zi, що визначаються за знаком часткових залишків у регістрі A, фіксуються в регістрі Z шляхом послідовного занесення їх у молодший розряд регістра Z (Y7) і зсуву вмісту регістра Z (Y8).
Рис.3.1. Структурна схема пристрою
4. БЛОК-СХЕМА АЛГОРИТМУ ВИКОНАННЯ ОПЕРАЦІЙ І ЇЇ МІКРОПРОГРАМНА РЕАЛІЗАЦІЯ
Блок-схема виконання операцій представлена на рис. 4.1.
На початку роботи гаситься вихідна готовність (Y14) і перевіряється вхідна готовність (P1). Після одержання сигналу вхідної готовності обнуляються регістри A(Y0), B (Y1) і Z (Y2).
Робимо запис: ділене в регістр A (Y3) і дільник у регістр B (Y5). Перевіряємо рівність дільника нулю (P3). Якщо дільник дорівнює нулю, то сигналізуємо про помилку аргументів і встановлюємо вихідну готовність (Y13). Якщо дільник не дорівнює нулю, тоді ділення можливо і починається цикл порозрядного одержання мантиси частки. На SM передається зсунуте косою передачею вбік старших розрядів ділене і обернений код дільника (Y9) з підсумовуванням одиниці до молодшого розряду у випадку виникнення переносу зі знакового розряду (Y10). З виходу SM частковий залишок заноситься в регістр A (Y3). Цифра модуля частки обчислюється як сума по модулю два знакових розрядів часткового залишку і дільника і заноситься в попередньо зсунутий на один розряд вліво (Y8) регістр Z (Y7). Перевіряємо лічильник чисел (P4). Якщо він не дорівнює нулю, продовжуємо цикл по визначенню розрядів частки. Якщо лічильник дорівнює нулю, то ми визначили всі розряди частки. Після закінчення ділення чисел установлюємо вихідну готовність і закінчуємо роботу.
Для реалізації пристрою використовується керуючий автомат з виділеною адресною пам'яттю, його схема зображена на рис. 4.2, в таблиці 4.1 описані керуючі сигнали.
Таблиця 4.1.
|
Y0 |
Обнуління регістра A |
|
Y1 |
Обнуління регістра B |
|
Y2 |
Обнуління регістра Z |
|
Y3 |
Запис у регістр A |
|
Y4 |
Запис у регістр B |
|
Y5 |
Запис розряду частки в регістр Z |
|
Y6 |
Зсув регістра Z вбік старших розрядів |
|
Y7 |
Вибір операції в суматорі |
|
Y8 |
Підсумовувуння 1 у суматорі |
|
Y9 |
Установка вихідної готовності |
|
Y10 |
Гасіння вихідної готовності |
Рис. 4.2 Керуючий автомат
Рис. 4.1 Блок-схема виконання операцій
6.ОПИС ФУНКЦІОНАЛЬНОЇ СХЕМИ ПРИСТРОЮ
Функціональна схема пристрою представлена на рис. 6.1.
Рис. 6.1. Функціональна схема пристрою
Арифметичний блок виконаний на мікросхемах серії К555.
Як регістри для зберігання операндів, залишку і частки використовуються регістри К555ИР11. Як суматори використовуються 4-х розрядні арифметико-логічні пристрої К555ИП3. Керуючі сигнали на арифметичний блок надходять від пристрою керування.
К555ИР11 – 4-х розрядний універсальний регистр зсуву. Призначення виводів:
|
1 |
Вхід скидання R |
9 |
Вхід режим роботи V2 |
|
2 |
Вхід запису інформації при зсуві вправо V3 |
10 |
Вхід режим роботи V1 |
|
3 |
Вхід 1-го розряду |
11 |
Вхід синхронізації |
|
4 |
Вхід 2-го розряду |
12 |
Вихід 4-го розряду |
|
5 |
Вхід 3-го розряду |
13 |
Вихід 3-го розряду |
|
6 |
Вхід 4-го розряду |
14 |
Вихід 2-го розряду |
|
7 |
Вхід запису інформації при зсуві вліво V4 |
15 |
Вихід 1-го розряду |
|
8 |
Загальний |
16 |
Напруга живлення |
Таблиця істинності
|
Режим роботи |
Вхід |
Вихід, розряди |
||||||||||||
|
R |
Род роботи |
C |
V4 |
V3 |
Паралельний запис, розряди |
1 |
2 |
3 |
4 |
|||||
|
V1 |
V2 |
1 |
2 |
3 |
4 |
|||||||||
|
Установка 0 |
0 |
х |
х |
х |
х |
х |
х |
х |
х |
х |
0 |
0 |
0 |
0 |
|
Зберігання |
1 |
х |
х |
0 |
х |
х |
х |
х |
х |
х |
1* |
2* |
3* |
4* |
|
Паралельний запис |
1 |
1 |
1 |
х |
х |
1* |
2* |
3* |
4* |
1* |
2* |
3* |
4* |
|
|
Зсув вправо |
1 |
0 |
1 |
х |
0 |
х |
х |
х |
х |
0 |
1* |
2* |
3* |
|
|
1 |
0 |
1 |
х |
1 |
х |
х |
х |
х |
1 |
1* |
2* |
3* |
||
|
Зсув вліво |
1 |
1 |
0 |
0 |
х |
х |
х |
х |
х |
2* |
3* |
4* |
0 |
|
|
1 |
1 |
0 |
1 |
х |
х |
х |
х |
х |
2* |
3* |
4* |
1 |
||
|
Зберігання |
1 |
0 |
0 |
х |
х |
х |
х |
х |
х |
х |
1* |
2* |
3* |
4* |
Умовне графічне позначення мікросхеми К555ИР11 наведено на рис. 6.2.
К555ИП3 – арифметично-логічний пристрій.
Призначення виводів:
|
1 |
Вхід 1-го розряду В |
13 |
Вихід 4-го розряду |
|
2 |
Вхід 1-го розряду А |
14 |
Вихід порівняння |
|
3 |
Вхід вибору функції |
15 |
Вихід розповсюдження перенесення |
|
4 |
Вхід вибору функції |
16 |
Вихід перенесення |
|
5 |
Вхід вибору функції |
17 |
Вихід утворення перенесення |
|
6 |
Вхід вибору функції |
18 |
Вхід 4-го розряду В |
|
7 |
Вхід перенесення |
19 |
Вхід 4-го розряду А |
|
8 |
Вхід режиму роботи |
20 |
Вхід 3-го розряду В |
|
9 |
Вихід 1-го розряду |
21 |
Вхід 3-го розряду А |
|
10 |
Вихід 2-го розряду |
22 |
Вхід 2-го розряду В |
|
11 |
Вихід 3-го розряду |
23 |
Вхід 2-го розряду А |
|
12 |
Загальний |
24 |
Напруга живлення |
Таблиця істинності
Умовне графічне позначення мікросхеми К5552 ИП3 наведено на рис. 6.3
|
Рис 6.2. Умовне графічне позначення мікросхеми К555ИР11 |
Рис 6.3. Умовне графічне позначення мікросхеми К555ИП3 |
7. РОЗРОБКА ПРИНЦИПОВОЇ СХЕМИ
Регістр дільника виконаний на регістрах К555ИР11 (DD1 – DD8). Ділене записується в регістр суматора К555ИР11 (DD9 - DD16).
Обчислення часткових залишків виробляється в арифметико-логічному пристрою К555ИП3 (DD25 – DD32).
Частка формується в регістрах К555ИР11 (DD17 – DD24).
Розрахунок споживаної потужності обчислювального пристрою робимо відповідно до переліку елементів принципової схеми. Споживану потужність знаходимо згідно таблиці 7.1.
Таблиця 7.1.
|
№ п.п |
Найменування елемента |
Рспож. 1 ел., Вт |
Кіл-В елемент. |
Сумарна Рспож. |
|
1 |
К555ИР11 |
0,115 |
15 |
1,725 |
|
2 |
К555ИП3 |
0,185 |
5 |
0,925 |
|
3 |
К555ЛЕ1 |
0,027 |
1 |
0,027 |
|
Всього |
2,677 |
Таким чином, сумарна потужність, споживана пристроєм від джерела живлення становить 2,677 Вт.
Зробимо оцінку швидкодії пристрою.
Швидкодія пристрою залежить від розрядності чисел, а також від швидкодії елементів схеми.
t = tвх рег +(5tсум +tвих рег)*20 =
= 30 +(5*40 +30)*20 = 4630 нс = 4,63 мкс.
|
Зона |
Поз. позн. |
Найменування |
Кіл. |
Примітки |
|
Резистори |
||||
|
R1 |
С2-23-0,125-1 кОм 10 % |
1 |
||
|
Мікросхеми |
||||
|
DD1…DD18 |
К555ИР11 |
24 |
||
|
DD19…DD24 |
К555ИП3 |
8 |
||
|
DD25 |
К555ЛЕ1 |
1 |
||
|
Роз’єм |
||||
|
Х1 |
ГРПМ1-61ШУ2 |
1 |
||
ЗМІСТ
Анотація
1.Технічне завдання
2.Виконання операції ділення двійкових
чисел без відновлення залишків
3.Структурна схема пристрою ділення
4.Блок-схема алгоритму і її мікропрограмна реалізація
5.Приклад виконання операції
6.Опис функціональної схеми обчислювального
пристрою
7.Розробка принципової схеми
Висновок
Література
Додаток 1.Блок-схема алгоритму.
Додаток 2.Електрична принципова схема
Додаток 3. Перелік елементів
В даній курсовій роботі був розроблений обчислювальний пристрій, що виконує ділення чисел у форматі з фіксованою комою.
Побудовано алгоритм обробки чисел. Побудована функціональна схема пристрою. Також побудована принципова схема арифметичної частини пристрою. Наведено тестовий приклад виконання операцій.
ЛІТЕРАТУРА
Стрыгин В.В., Щарев Л.С. Основы вычислительной, микропроцессорной техники и программирования. - М.: Высшая школа, 1989.
Справочник. Цифровые и аналоговые интегральные микросхемы. –М.: Радио и связь, 1990.
Мальцев П.П. Справочник. Цифровые интегральные микросхемы. - М.: Радио и связь. 1994.
Шило В.Л. Популярные цифровые микросхемы. - М.: Радио и связь. 1987.
Савельев А.Я. Прикладная теория цифровых автоматов. М.: Высшая школа, 1987.
Арк.
Дата
Підпис
№ докум.
Арк.
Змн.
Змн.
Арк.
№ докум.
Підпис
Дата
Арк.
Змн.
Арк.
№ докум.
Підпис
Дата
Арк.
Змн.
Арк.
№ докум.
Підпис
Дата
Арк.
Змн.
Арк.
№ докум.
Підпис
Дата
Арк.
Арк.
Дата
Підпис
№ докум.
Арк.
Змн.
Змн.
Арк.
№ докум.
Підпис
Дата
Арк.
Арк.
Дата
Підпис
№ докум.
Лист
Змн.
Змн.
Арк.
№ докум.
Підпис
Дата
Арк.
Розроб.
Перевір.
Реценз.
Н. Контр.
Затверд.
Пристрій для ділення
Перелік елементів
Літ.
Аркушів
Аркушів
Літ.
Пристрій для ділення
Пояснювальна записка
Затверд.
Н. Контр.
Реценз.
Перевір.
Розроб.
Арк.
Дата
Підпис
№ докум.
Лист
Змн.
Змн.
Арк.
№ докум.
Підпис
Дата
Арк.