Архитектура микропроцессора
Работа добавлена на сайт samzan.net:
Типы микропроцессоров. Архитектура микропроцессора.
- Что такое микропроцессор?
Микропроцессор (МП) – это программно управляемое устройство, которое предназначено для обработки цифровой информации и управления процессом этой обработки и выполнено в виде одной или нескольких больших интегральных схем (БИС). - На какие классы делятся микропроцессоры?
Универсальные микропроцессоры
Однокристальные микроконтроллеры
Секционированные микропроцессоры - Какие характеристики используются при анализе микропроцессора как устройства вычислительной техники?
Как средство вычислительной техники он характеризуется прежде всего своей архитектурой, то есть совокупностью программно-аппаратных свойств, предоставляемых пользователю. Сюда относятся система команд, типы и форматы обрабатываемых данных, режимы адресации, количество и распределение регистров, принципы взаимодействия с оперативной памятью и внешними устройствами (характеристики системы прерываний, прямой доступ к памяти и т. д.) - Какие характеристики используются при анализе микропроцессора как электронного прибора?
Требования к синхронизации: максимальная частота, стабильность.
Количество и номиналы источников питания, требования к их стабильности. Мощность рассеяния
Уровни сигналов логического нуля и логической единицы, которые связаны с номиналами источников питания.
Тип корпуса
Температура окружающей среды, при которой может работать схема
Помехоустойчивость
Нагрузочная способность
Надежность
Характеристики технологического процесса - Какие параметры характеризуют архитектуру микропроцессора?
система команд, типы и форматы обрабатываемых данных, режимы адресации, количество и распределение регистров, принципы взаимодействия с оперативной памятью и внешними устройствами (характеристики системы прерываний, прямой доступ к памяти и т. д.) - Какими параметрами характеризуются универсальные микропроцессоры?
Разрядность
Виды и форматы обрабатываемых данных
Система команд, режимы адресации операндов
Ёмкость прямоадресуемой оперативной памяти
Частота внешней синхронизации
Производительность - Какими параметрами характеризуются однокристальные микроконтроллеры?
Разрядность (8 бит).
Емкость внутренней памяти команд и памяти данных, возможности и пределы их расширения
Тактовая частота
Возможности взаимодействия с внешними устройствами: количество и назначение портов ввода-вывода, характеристики системы прерывания, программная поддержка взаимодействия с внешними устройствами.
Наличие и хар-ки встроенных АЦП и ЦАП.
- Каково основное применение однокристальных микроконтроллеров?
Предназначены для использования в системах промышленной и бытовой автоматики - Каковы основные области применение универсальных микропроцессоров?
предназначены для решения задач цифровой обработки различного типа информации от инженерных расчетов до работы с базами данных, не связанных жесткими ограничениями на время выполнения задания. - Какие из устройств, входящих в состав универсальных микропроцессоров, отсутствуют, как правило, в однокристальных микроконтроллерах?
Внутренняя кэш-память
Процессор обработки чисел с плавающей запятой - Какие из устройств, входящих в состав однокристальных микроконтроллеров, отсутствуют в универсальных микропроцессорах?
Таймеры-счетчики
Внутренняя память программ
Контроллер прерываний - Какова особенность системы команд однокристальных микроконтроллеров?
Работа с отдельными битами, исп. Прямую адресацию.
Использование только простейших режимов адресации операндов
В МК, как правило, отсутствуют средства обработки данных с плавающей точкой, но в то же время в систему команд входят команды, ориентированные на эффективную работу с датчиками и исполнительными устройствами, например, команды обработки битовой информации;
Этапы развития микропроцессорной техники.
- Как назывался первый серийный микропроцессор?
Intel 4004
- В каком году был выпущен первый серийный микропроцессор?
1971 - Какой микропроцессор положил начало 32-разрядной архитектуре микропроцессоров IA-32 ?
i386
- Какие модификации в развитии архитектуры IA-32 появились в микропроцессоре i486 ?
кэш-памяти и блока процессора обработки чисел с плавающей точкой (floating point unit - FPU). Кэш-память имела объем 8
Кбайт и предназначалась для хранения программ и данных. FPU имел внутренний файл из восьми 80-разрядных регистров, свой регистр состояния и управления.
- Какие модификации в развитии архитектуры IA-32 появились в микропроцессоре Pentium ?
возможность конвейерной обработки информации
Высокая скорость выполнения команд в МП Pentium достигалась благодаря двум 5-ступенчатым конвейерам, позволявшим одновременно исполнять несколько инструкций. Обмен информацией с памятью через кэш данных осуществлялся независимо от процессорного ядра, а буфер инструкций был связан с ним через высокоскоростную 256-разрядную внутреннюю шину. Несмотря на то что новый кристалл был спроектирован как 32-разрядный, для связи с остальными компонентами системы использовалась внешняя 64-разрядная шина данных. Появление конвейера обусловило необходимость введения еще одного блока - схемы предсказания переходов.
- Какие модификации в развитии архитектуры IA-32 появились в микропроцессоре Pentium MMX?
блок, обеспечивавший новую схему обработки целочисленной информации - SIMD (Single Instruction - Multiple Data: одна команда - множество данных).
+57 новых инструкций
- Какие модификации в развитии архитектуры IA-32 появились в микропроцессоре Pentium III ?
позволил обрабатывать по схеме SIMD не только целочисленные операнды, но и числа с плавающей точкой
размещение на кристалле кэш-памяти второго уровня
- Как называется первый 64-разрядный микропроцессор фирмы Intel ?
Itanium
Структура 32-разрядного универсального микропроцессора
Какие блоки входят в состав микропроцессора i486?
Каково назначения диспетчера памяти в МП с архитектурой IA-32?
Какие блоки входят в состав MMU в МП с архитектурой IA-32?
Блок сегментации и страничного преобразования
Каково назначение кэш-памяти?
Хранит наиболее часто используемую инфу
Какие функции выполняет FPU в МП с архитектурой IA-32?
Хран операндов
В каком блоке МП с архитектурой IA-32 выполняется сегментное преобразование адреса?
Блок управления памятью MMU
Какие блоки МП с архитектурой IA-32 используются при страничном преобразовании адреса?
MMU, буфер ассоциативной трансляции адресов страниц
Какое обращение допускают регистры общего назначения в МП с архитектурой IA-32?
32, 16, 8
Чем характеризуется защищенный режим работы МП с архитектурой IA-32?
Адр простран до 4 Гб, общ объем до 64 Гб, быстродействие, многозадачность
Чем характеризуется реальный режим работы МП с архитектурой IA-32?
1Мб, скорость, расшир. сист. команд и регистр.
Какова разрядность регистров данных блока обработки чисел с плавающей запятой в МП с архитектурой IA-32?
80
Однокристальный микроконтроллер МК-51
Какие блоки входят в состав однокристального микроконтроллера MCS-51?
- 8-разрядный центральный процессор, управляющий работой исполнительных устройств и имеющий аппаратную - поддержку операций умножения и деления;
- внутреннюю (расположенную на кристалле) память программ объемом 4К байт;
- внутреннюю память данных объемом 128 байт, используемую для организации регистровых банков, стека и хранения пользовательских данных;
- 32 двунаправленных интерфейсных линии, индивидуально настраиваемых на ввод или вывод информации и организованных в виде четырех 8-разрядных портов P0 - P3;
- два 16-разрядных многорежимных таймера/счетчика TC0 и TC1, используемых для подсчета внешних событий, - организации временных задержек и тактирования последовательного порта;
- двунаправленный дуплексный асинхронный последовательный приемопередатчик;
- двухуровневую приоритетную систему прерываний от трех внутренних и двух внешних источников;
- встроенный тактовый генератор.
Система команд какого типа микропроцессоров обычно содержит большее количество режимов адресации?
Какова разрядность однокристального микроконтроллера МК-51?
8 бит
Какое количество параллельных портов входит в состав МК-51?
4
Какие параллельные порты могут использоваться в МК-51 для ввода информации?
P0, P1, P2, P3
В чем особенность использования порта Р0 в МК-51?
Выв младш байт адр (А7..А0), вв байт команды из ВПП, вв/выв байт данных при работе с ВПД
В чем особенность использования порта Р3 в МК-51?
Может использоваться в режиме альтернативных функций, т.е. вв/выв служебных сигналов
Почему в МК-51 используется 4 банка по 8 регистров, а не единый блок из 32-х регистров?
Сокр длину команд, уменш время для сохран и восстан регистр
Какова частота машинного цикла микроконтроллера МК-51, если его внешняя частота равна 6 МГц?
Машинный цикл 2мкс, машинная частота 0.5Мгц.
Почему программу для микроконтроллера МК-51 необходимо размещать, начиная с нулевого адреса памяти программ?
Какая информация располагается в ОЗУ микроконтроллера МК-51?
Регистры общего назначения, область стека
Какое количество таймеров-счетчиков входит в состав МК-51?
2
Каково назначение таймеров-счетчиков в МК-51?
Вып-е время зависимых функций
Подсчет внешних событий (колво импульсов поступ по внеш входам T0 и T1)
Для подсчета каких внешних событий используются таймеры-счетчики в МК-51?
Какова в зависимости от режима работы может быть разрядность счетчика в таймере-счетчике микроконтроллера МК-51?
13, 16, 8 (2 ус-ва)
Какой максимальный интервал времени можно отсчитать с помощью таймера-счетчика микроконтроллера МК-51, работающего на тактовой частоте 12 МГц в режиме, обеспечивающем 16 разрядный счет?
65536 * 1мкс = 65мс
Какой максимальный интервал времени можно отсчитать с помощью таймера-счетчика микроконтроллера МК-51, работающего на тактовой частоте 12 МГц в режиме, обеспечивающем 13 разрядный счет?
Режим 0. 8мс = 1мкс * 8192. (2^13 = 8192)
Какой максимальный интервал времени можно отсчитать с помощью таймера-счетчика микроконтроллера МК-51, работающего на тактовой частоте 12 МГц в режиме, обеспечивающем 8 разрядный счет?
1мкс * 256 – за один раз. Но можно дохера раз, и тогда можно бесконечно считать
Какое значение будут иметь регистры TL0 и TH0 таймера/счетчика, работающего в режиме 2 счета внешних событий, после поступления на его счетный вход 8 импульсов, если их начальное состояние следующее: TL0 = 250; TH0= 250 ?
TH = 250, TL = 2
Каким образом таймер-счетчик отсчитывает интервалы времени?
Значение увеличивается с каждым машинным циклом
Как таймер-счетчик сообщает об истечении заданного промежутка времени?
При переходе из 1….1 в 0…0 устанавливается TF, который use-ся как запрос прерывания
Для чего обычно используется режим счета таймера-счетчика с автоматической перезагрузкой (режим 2)?
Чтобы можно было считать произвольные отрезки времени, меняя стартовые значения регистров ТЛ и ТХ
Какое максимальное количество устройств может быть реализовано на Т/С0, работающем в режиме 3?
2
Какое количество источников прерываний используется в микроконтроллере МК-51?
5
Каковы источники прерываний в МК-51?
2 т/с, 2 внеш входа, последовательный порт
Сколько уровней приоритетов прерываний имеется в микроконтроллере МК-51?
2
Состояние каких флагов проверяется при разрешении прохождения запроса прерывания на обработку в МК-51?
EA, EX0, ET0, EX1, ET1, ES
Как микроконтроллер выбирает запрос на обслуживание в случае одновременного поступления нескольких запросов прерываний МК-51?
По приоритету
Как микроконтроллер МК-51выбирает запрос на обслуживание в случае одновременного поступления нескольких запросов прерываний с одинаковыми приоритетами в регистре IP?
IE0 (int), TF0 (т/с), IE1, TF1, (TI, RI)
Как микроконтроллер находит программу – обработчик прерываний?
Загрузка в прогр счет нач адр точ входа в соответ обработ прерывания
В каких случаях в МК-51 возможны вложенные прерывания?
Сколько портов для последовательной передачи информации имеет в своем составе микроконтроллер МК-51?
1 (P3)
Какой регистр используется для управления работой последовательного порта МК-51?
SCON
В скольких режимах может работать последовательный порт МК-51?
4
Для чего используется линия TxD последовательного порта МК-51 в различных режимах?
Выд синхр имп, передача, передача
Для чего используется линия RxD последовательного порта МК-51 в различных режимах?
Перед-прием, приним, приним
Каков формат посылки при работе последовательного порта МК-51 в различных режимах?
8, 10, 11, 11 бит
Какова частота передачи последовательного порта МК-51 в различных режимах?
Fbq/12, прогр т/с1, Fbq/32 Fbq/64, т/с1
Какая информация передается через последовательный порт МК-51в различных режимах?
В последовательном коде
Каково назначение бита TI в регистре управления последовательного порта SCON?
Ф прер передатчика
Каково назначение бита RI в регистре управления последовательного порта SCON?
Ф прер приемника
Каково назначение бита RB8 в регистре управления последовательного порта SCON?
9-й бит приним данных в реж 2 и 3
Каково назначение бита TB8 в регистре управления последовательного порта SCON?
9-й бит перед данных в реж 2 и3
Каково назначение бита SM2 в регистре управления последовательного порта SCON?
Бит разрешения многопроцессорной работы
Как инициализируется начало передачи через последовательный порт МК-51?
Загрузка байта в SBUF
Какие условия должны быть выполнены для начала чтения информации через последовательный порт МК-51 в различных режимах?
Укажите режимы обмена информацией микропроцессора с внешними устройствами в микропроцессорной системе
Прогр-упр, по готовности, по прерыванию
Какой режим обмена информацией микропроцессора с внешними устройствами обеспечивает наиболее оперативную реакцию микропроцессора на требования к обмену со стороны внешнего устройства при сохранении возможности решения микропроцессором других задач?
По прерыванию
Какой тип обмена информацией микропроцессора с внешними устройствами не требует использования дополнительных связей, кроме информационных?
Каким образом инициируется начало обмена информацией микропроцессора с внешними устройствами в случае обмена по готовности?
Проверка готовности внешнего ус-ва
Регистровая структура универсального 32-разрядного микропроцессора
1. Какие группы регистров входят в состав регистровой структуры МП с архитектурой IA-32?
-основные функциональные регистры;
-регистры FPU (процессы с плавающей запятой);
-системные регистры;
-регистры отладки и тестирования;
2. Какие регистры входят в состав группы основных функциональных регистров МП с архитектурой IA-32?
-указатель команд;
-регистр флагов;
-сегментные регистры;
3. Какие регистры входят в состав FPU микропроцессора с архитектурой IA-32?
-регистр данных;
-регистр тэгов;
-регистр состояния;
-указатели команд и данных FPU;
-регистр управления FPU;
4. Какие регистры относятся к системным регистрам МП с архитектурой IA-32?
-регистры управления (CR0..CR3);
-регистры системных адресов;
5. Сколько 32-разрядных регистров входят в состав регистров общего назначения МП с архитектурой IA-32?
8
IN – AX, DX;
OUT – DX, AX;
6. К какому количеству 16-разрядных регистров возможно обращение в блоке регистров общего назначения МП с архитектурой IA-32?
8
7. К какому количеству 8-разрядных регистров возможно обращение в блоке регистров общего назначения МП с архитектурой IA-32?
8
8. Сколько сегментных регистров входит в состав МП с архитектурой IA-32?
6
-CS;
-SS;
-DS;
-ES;
-FS;
-GS;
9. Какова разрядность сегментных регистров в составе МП с архитектурой IA-32?
16 разрядов 20-ти разрядного физического адреса
10. Каково назначение сегментных регистров универсального микропроцессора с архитектурой IA 32 в защищенном режиме работы микропроцессора?
В защищенном режиме содержит селектор дескриптора соответсвующего сегмента
11. Каково назначение сегментных регистров микропроцессора с архитектурой IA 32 в реальном режиме работы микропроцессора?
Сегментные регистры в реальном режиме работы МП содержат старшие 16 разрядов 20-ти разрядного физического адреса начала сегмента
12. Каково назначение регистра флагов микропроцессора с архитектурой IA 32?
Управляет обработкой маскируемых прерываний, последовательностью вызываемых задач, в/в и др. процедурами.
Содерж признаки рез-та вып-й ком-ы, разряды управл раб МП
13. Какие поля содержатся в регистре данных FPU универсального МП при обработке чисел с плавающей запятой?
14. Каково назначение регистра тегов блока обработки чисел с плавающей запятой в МП с архитектурой IA-32?
Регистр тэгов используется для определения содержимого регистра данных. Здесь возможны 4 комбинации:
- 00 – данные достоверны;
- 01 – 0 содержится в этом регистре;
- 10 – неподдерживаемый формат (например, бесконечность).
- 11 – пусто.
Регистр тэгов используется для сокращения времени выполнения операции.
управление порядком обработки задач
хранение признаков результатов выполненных команд
15. Какая информация содержится в регистре GDTR МП с архитектурой IA-32?
Содержит базовый адрес этой таблицы и длину
16. Какова разрядность регистра GDTR МП с архитектурой IA-32?
48=32+16
17. Какая информация содержится в регистре IDTR МП с архитектурой IA-32?
Содержит базовый адрес и длину таблицы дескрипторов прерываний
18. Какова разрядность регистра IDTR МП с архитектурой IA-32?
48
19. Какая информация содержится в регистре LDTR МП с архитектурой IA-32?
Селекторы указ на положение дескрипторов, опис соответ сегмент, сод локал табл дескрип, и сегмент сост-я задачи
Содержит селектор локальной таблицы дескрипторов
20. Какова разрядность регистра LDTR МП с архитектурой IA-32?
16
21. Какая информация содержится в регистре TR МП с архитектурой IA-32?
Селектор задачи
22. Какова разрядность регистра TR МП с архитектурой IA-32?
16
23. Каково назначение бита PG регистра управления CR0?
Включение страничного механизма преобразования адреса
24. Каково назначение бита PE регистра управления CR0?
Включение защищенного режима работы
25. Каково назначение регистра управления CR1?
Зарезервирован
26. Каково назначение регистра управления CR2?
Регистр линейного адреса, ошибки страницы. Содержит линейный адрес, поступление которого вызвало отказ
27. Каково назначение регистра управления CR3?
Основное назначение в разрядах 12-31 содержится базовый адрес каталога таблицы страницы, который используется при страничном преобразовании адреса, биты PCD, PWT
28. Каково назначение регистров отладки и тестирования МП с архитектурой IA-32?
Регистры отладки предназначены для хранения адресов контрольных точек, состояния прерывания при отладке и управления прерыванием отладки. Регистры тестирования используются для тестирования кэш-памяти и TLB (блок ассоциативной трансляции страничных адресов).
Сегментно-страничное представление адресного пространства
1. Что такое “физическое адресное пространство”?
Физическое адресное пространство представляет собой простой одномерный массив байтов, доступ к которому реализуется аппаратурой памяти по адресу, присутствующему на шине адреса микропроцессорной системы.
2. Что такое “логическое адресное пространство”?
Логическое адресное пространство организуется самим программистом исходя из конкретных потребностей. Трансляцию логических адресов в физические осуществляет блок управления памятью MMU.
3. Как может быть организовано логическое адресное пространство?
В микропроцессорах используются следующие варианты организации логического адресного пространства:
- плоское (линейное) ЛАП: состоит из массива байтов, не имеющего определенной структуры; трансляция адреса не требуется, так как логический адрес совпадает с физическим;
- сегментированное ЛАП: состоит из сегментов - непрерывных областей памяти, содержащих в общем случае переменное число байтов; логический адрес содержит 2 части: идентификатор сегмента и смещение внутри сегмента; трансляцию адреса проводит блок сегментации MMU;
- страничное ЛАП: состоит из страниц - непрерывных областей памяти, каждая из которых содержит фиксированное число байтов. Логический адрес состоит из номера (идентификатора) страницы и смещения внутри страницы; трансляция логического адреса в физический проводится блоком страничного преобразования MMU;
- сегментно-страничное ЛАП: состоит из сегментов, которые, в свою очередь, состоят из страниц; логический адрес состоит из идентификатора сегмента и смещения внутри сегмента. Блок сегментного преобразования MMU проводит трансляцию логического адреса в номер страницы и смещение в ней, которые затем транслируются в физический адрес блоком страничного преобразования MMU.
4. Как организуется трансляция логического адреса в физический при сегментной организации логического адресного пространства?
Память делится на сегменты, которые в свою очередь состоят из страниц. Логический адрес состоит из идентификатора сегмента и смещения в сегменте.
5. Как организуется трансляция логического адреса в физический при сегментно-страничной организации логического адресного пространства?
Память делится на сегменты, которые в свою очередь состоят из страниц. Логический адрес состоит из идентификатора сегмента и смещения в сегменте.
MMU производит трансляцию логического адреса в номер страницы и смещения в ней, которые затем транслируются в физический адрес.
6. Что входит в состав логического адреса при сегментной организации логического адресного пространства?
Логический адрес состоит из селектора, который позволяет найти базовый адрес сегмента и смещения в сегменте. Селектор хранится в одном из сегментных регистров. Смещение для сегмента кода равно указателю команд EIP. Для сегмента данных смещение вычисляется исходя из заданного режима адресации операндов.
логический адрес содержит 2 части: идентификатор сегмента и смещение внутри сегмента;
7. Что входит в состав логического адреса при страничной организации логического адресного пространства?
Логический адрес состоит из селектора, который позволяет найти базовый адрес сегмента и смещения в сегменте. Селектор хранится в одном из сегментных регистров. Смещение для сегмента кода равно указателю команд EIP. Для сегмента данных смещение вычисляется исходя из заданного режима адресации операндов.
Логический адрес состоит из номера (идентификатора) страницы и смещения внутри страницы;
8. Что входит в состав логического адреса при сегментно-страничной организации логического адресного пространства?
логический адрес состоит из идентификатора сегмента и смещения внутри сегмента.
9. Какое основное отличие сегментов от страниц?
Сегментированное ЛАП – состоит из сегментов переменной длины. Страничное ЛАП – состоит из страниц фиксированной длины.
10. Какое главное назначение имеют страницы при сегментно-страничной организации логического адресного пространства?
Память делится на сегменты, которые в свою очередь состоят из страниц. Логический адрес состоит из идентификатора сегмента и смещения в сегменте.
11. Какое главное назначение имеют сегменты при сегментно-страничной организации логического адресного пространства?
Память делится на сегменты, которые в свою очередь состоят из страниц. Логический адрес состоит из идентификатора сегмента и смещения в сегменте.
12. Из каких частей состоит логический адрес микропроцессора с архитектурой IA-32?
Логический адрес состоит из селектора, который позволяет найти базовый адрес сегмента и смещения в сегменте.
13. Как определяется селектор в логическом адресе?
Логический адрес состоит из селектора, который позволяет найти базовый адрес сегмента и смещения в сегменте. Селектор хранится в одном из сегментных регистров. Смещение для сегмента кода равно указателю команд EIP. Для сегмента данных смещение вычисляется исходя из заданного режима адресации операндов.
14. Какова разрядность селектора в МП с архитектурой IA-32?
16
15. Какие поля входят в состав селектора?
INDEX TI RPL
16. Каков размер смещения в логическом адресе МП с архитектурой IA-32?
32
17. Как формируется смещение в логическом адресе при выборке команды?
18. Как формируется смещение в логическом адресе при обращении за операндом, находящемся в памяти?
Для сегмента данных смещение вычисляется исходя из заданного режима адресации операндов.
19. Какие системные таблицы используются при сегментном преобразовании адреса МП с архитектурой IA 32?
Глобальная таблица дескрипторов (GDT), которая доступна всем задачам, выполняемым на МП; локальная таблица дескрипторов (LDT), которая доступна только данной задаче. Таблицы дескрипторов могут полностью либо частично перекрываться
20. Что получается в результате сегментного преобразования адреса?
Информация о сегменте хранится в его дескрипторе, который может находится в одной из двух таблиц: глобальная таблица дескрипторов (GDT), которая доступна всем задачам, выполняемым на МП; локальная таблица дескрипторов (LDT), которая доступна только данной задаче. Таблицы дескрипторов могут полностью либо частично перекрываться
21. В каком случае требуется страничное преобразование линейного адреса в физический?
22. На какие поля разбивается линейный адрес в случае необходимости страничного преобразования?
Номер виртуальной страницы
Смещение в странице
23. Какие системные объекты используются при преобразовании линейного адреса в физический в случае необходимости страничного преобразования?
Каталог таблиц страниц
Таблицы страниц
24. Каково назначение префикса размера операнда в формате команд МП с архитектурой IA 32?
Эти префиксы используются для изменения длин адресов или операндов, установленных по умолчанию с помощью бита D в дескрипторе сегмента. При D = 0 размерность 8 или 16 в зависимости от бита W. При D = 1 размерность 8 или 32.
25. Каково назначение SIB-байта в формате команд адреса МП с архитектурой IA 32?
26. Для каких целей используется поле масштаба SIB-байта в формате команд адреса МП с архитектурой IA 32?
27. Какие дополнительные возможности по адресации операндов имеет МП с архитектурой IA 32 по сравнению с универсальным 16-разрядным микропроцессором?
28. Какие таблицы должны быть обязательно определены до перевода микропроцессора в защищенный режим работы?
29. Какую информацию о сегменте содержит его дескриптор?
1. Базовый адрес сегмента.
2. Поле предела – определяет длину сегмента в установленных единицах.
3. Байт доступа. P – признак присутствия сегмента в оперативной памяти. DPL – уровень привилегий защиты сегмента. Тип: сегмент кода, сегмент данных, системный объект (это может быть ссылкой на LDT, сегмент состояния задачи (TSS), сегменты шлюзов). А – бит обращения – устанавливается в единицу при любом обращении к данному объекту.
4. Атрибуты. Биты гранулярности: если бит G = 0, то длина определяется в байтах, если G = 1, то длина определяется в страницах. Пользовательский бит U может использоваться пользователем (системным программистом). Бит D – устанавливает разрядность адресов и данных в этом сегменте по умолчанию.
30. Какова длина поля адреса в дескрипторе сегмента?
32
31. Какова длина поля предела в дескрипторе сегмента?
20
32. В каких единицах может указываться длина сегмента, задаваемая в его дескрипторе?
В Байтах или страницах
33. Чем определяется единица измерения длины сегмента, задаваемой в его дескрипторе?
Битом гранулярности: если бит G = 0, то длина определяется в байтах, если G = 1, то длина определяется в страницах.
34. Какова длина сегмента в МП с архитектурой IA 32, работающего в защищенном режиме?
Поле предела – определяет длину сегмента в установленных единицах.
35. Каково назначение бита G в дескрипторе сегмента?
Биты гранулярности: если бит G = 0, то длина определяется в байтах, если G = 1, то длина определяется в страницах.
36. Каково назначение бита D в дескрипторе сегмента?
Бит D – устанавливает разрядность адресов и данных в этом сегменте по умолчанию.
37. Каково назначение бита P в дескрипторе сегмента?
Бит Р – признак присутствия сегмента в оперативной памяти.
38. Каково назначение бита A в дескрипторе сегмента?
А – бит обращения – устанавливается в единицу при любом обращении к данному объекту.
39. Каково назначение поля DPL в дескрипторе сегмента?
DPL – уровень привилегий защиты сегмента.
40. Какие типы сегмента могут описываться в дескрипторе?
Тип: сегмент кода, сегмент данных, системный объект.
41. Какие типы системных объектов могут быть описаны в дескрипторе сегмента?
Это может быть ссылкой на LDT, сегмент состояния задачи (TSS), сегменты шлюзов.
42. Обращение к каким таблицам может быть задано в селекторе?
К глобальной (GDT) или локальной (LDT) таблице дескрипторов.
43. Какая информация содержится в глобальной таблице дескрипторов?
GDT содержит дескриптор сегмента. GDT доступна всем задачам, выполняемым на МП.
44. Какая информация содержится в локальной таблице дескрипторов?
LDT содержит дескриптор сегмента. LDT доступна только данной задаче
45. Как определяется положение начала глобальной таблицы дескрипторов?
Базовый адрес GDT берётся из GDTR (регистр GDT).
46. Как определяется положение дескриптора в глобальной таблице дескрипторов относительно ее начала?
Поле INDEX в селекторе определяет номер дескриптора в таблице дескрипторов, который перемножается на 8, благодаря чему определяется необходимое смещение относительно начала GDT.
47. Как определяется положение дескриптора в локальной таблице дескрипторов относительно ее начала?
По полю INDEX в LDTR определяется положение дескриптора, описывающего LDT в GDT. базовый адрес GDT берётся из GDTR. Дескриптор LDT записывается в теневой регистр в микропроцессоре. По базовому адресу LDT из её дескриптора и значению поля INDEX из селектора в LDT отыскивается дескриптор сегмента.
48. Какое максимальное количество дескрипторов может находиться в глобальной таблице дескрипторов?
Глобальные и локальные таблицы дескрипторов могут содержать 213 дескрипторов.
49. Какое максимальное количество дескрипторов может находиться в локальной таблице дескрипторов?
Глобальные и локальные таблицы дескрипторов могут содержать 213 дескрипторов.
50. Сколько обращений к памяти требуется при вычислении линейного адреса в случае нахождения дескриптора сегмента в глобальной таблице дескрипторов?
1
51. Сколько обращений к памяти требуется при вычислении линейного адреса в случае нахождения дескриптора сегмента в локальной таблице дескрипторов?
3
52. Как определяется положение начала локальной таблицы дескрипторов?
По полю INDEX в LDTR определяется положение дескриптора, описывающего LDT в GDT. Базовый адрес GDT берётся из GDTR. Дескриптор LDT записывается в теневой регистр в микропроцессоре. По базовому адресу LDT из её дескриптора определяется положение начала локальной таблицы дескрипторов.
53. Возможно ли пересечение локальных таблиц дескрипторов при их расположении в оперативной памяти?
Таблицы дескрипторов могут полностью либо частично перекрываться.
54. Для чего используются теневые регистры, соответствующие сегментным регистрам микропроцессора?
Для ускорения сегментного преобразования адреса для всех регистров, содержащих селекторы, в МП существуют «теневые» программно-недоступные регистры. Так как изменения сегментных регистров LDTR и TR происходят редко (обычно только при переключении задачи), то после первого обращения к сегменту через таблицы, находящиеся в ЗУ, все последующие обращения к ним проходят уже через «теневые» регистры микропроцессора.
55. Почему виртуальная память строится на основе страничной, а не сегментной организации памяти?
56. Почему в МП с архитектурой IA 32 используется двухуровневое преобразование номера виртуальной страницы в номер физической страницы?
Используется двухуровневое преобразование, при котором в ОЗУ постоянно хранится каталог таблиц страниц объёмом 4К (1 стр.) общий для всех задач. Каждая задача имеет свою таблицу страниц объёмом 4К, которая может размещаться во внешней памяти и загружаться в ОЗУ лишь при необходимости. Одноуровневое страничное преобразование номера страницы имеет следующие недостатки: таблица должна иметь большой объём и постоянно находится в оперативной памяти; при многозадачном режиме каждая задача должна иметь такую таблицу.
57. Как определяется положение начала каталога таблиц страниц?
Регистр управления CR3 – основное назначение в разрядах 12-31 содержится базовый адрес каталога таблицы страницы, который используется при страничном преобразовании адреса.
58. Как определяется положение элемента каталога таблиц страниц в каталоге таблиц страниц относительно его начала?
В номере виртуальной страницы содержится информация о номере элемента каталога таблиц страниц (ЭКТС), по которому путём умножения на 4 определяется смещение относительно начала каталога таблиц страниц (КТС).
59. Как определяется положение начала таблицы страниц?
Поле адреса в ЭКТС умножается на 212, благодаря чему определяется адрес начала таблицы страниц (ТС).
60. Как определяется положение элемента таблицы страниц в таблице страниц относительно ее начала?
В номере виртуальной страницы содержится информация о номере элемента таблиц страниц (ЭТС), по которому путём умножения на 4 определяется смещение относительно начала ТС.
61. Какова длина поля адреса в элементе каталога таблиц страниц?
10
62. Какова длина поля адреса в элементе таблицы страниц?
10
63. Каково назначение бита P в элементе таблицы страниц?
При Р=0 формируется прерывание, при котором операционная система загружает нужную страницу из внешней памяти в оперативную.
64. При каких условиях бит А в элементе таблицы страниц устанавливается в "1"?
А – бит обращения. Устанавливается 1 при любом обращении к данной странице.
65. Каково назначение бита D в элементе таблицы страниц?
D (dirty) – устанавливается в 1 при обращении к данной странице на запись.
66. При каких условиях бит D в элементе таблицы страниц устанавливается в "1"?
D (dirty) – устанавливается в 1 при обращении к данной странице на запись.
67. Каково назначение буфера ассоциативной трансляции TLB в МП с архитектурой IA 32?
TLB предназначен для преобразования линейных адресов в физические адреса памяти и сохранения последних преобразований адресов при обращении к памяти.
68. Каково назначение бита V строк буфера ассоциативной трансляции TLB в МП с архитектурой IA 32?
V – бит достоверности; 0 – страница отсутствует в ОП; 1 – присутствует.
69. Какой механизм замещения строк используется в буфере ассоциативной трансляции TLB в МП с архитектурой IA 32?
Механизм LRU – Least Recently Used - замещается строка, к которой дольше всего не было обращения.
70. Какую информацию содержит поле тегов буфера ассоциативной трансляции TLB в МП с архитектурой IA 32?
Поле тэгов содержит старшие 17 разрядов номера виртуальной страницы.
PAGE \* MERGEFORMAT 10
2. Реферат- Формування народознавчих знань та вмінь учнів
3. Тема 9 Макроэкономическое равновесие- совокупный спрос и совокупное предложение
4. реферат дисертації на здобуття наукового ступеня кандидата педагогічних наук Луганськ ~ Дисертаці
5. О ветеранах за счет средств бюджета Новосибирской области Учитывая необходимость усиления социаль
6. темах з розрідженими антенними решітками 05
7. от дверей до дверей
8. Теоретическое наследие М Вебера и проблемы этничности в современной социологии
9. Возникновение и развитие учения о правовом государстве
10. духовенство и дворянство полностью сохранили свое привилегированное положение.
11. Порівняльна характеристика платіжних інструментів
12. Парижские отели
13. тематизация знаний полученных на уроках первой недели
14. і Інформацію для групи збирали Олег та Василь а Віктор іноді підвозив учасників групи до місця скоєння злочи
15. Контрольная работа Абсалямовой Любовь Ужеяхматовны Студента курса Ю 45 Специальность- 030501
16. Методика формування у молодших школярів навичок живопису у процесі малювання пейзажу
17. реферат дисертації на здобуття наукового ступеня кандидата технічних наук К
18. Старение и продолжительность жизни человека
19. Тема- Вина как основание гражданскоправовой ответственности Выполнил - Гайдуков В
20. Содержание и назначение управленческого учёт