Если у вас возникли сложности с курсовой, контрольной, дипломной, рефератом, отчетом по практике, научно-исследовательской и любой другой работой - мы готовы помочь.
Предоплата всего
Подписываем
МІНІСТЕРСТВО ОСВІТИ І НАУКИ УКРАЇНИ
НАЦІОНАЛЬНИЙ АВІАЦІЙНИЙ УНІВЕРСИТЕТ
Кафедра засобів захисту інформації
КУРСОВА РОБОТА
з дисципліни "Мікропроцесори в системах технічного захисту інформації"
Виконала: студентка ІІДС-422
Ткалун Т.С.
Прийняв:к.т.н, доцент
Зав.каф. Швець В.А.
КИЇВ 2011
Вибір варіанта:
Останні цифри залікової книжки 03.
Отже, я реалізую криптографічну машину Енігма.
Проектирование аппаратного обеспечения
Проектирование аппаратного обеспечения одноплатных микроконтроллеров начинается с выбора обобщенной структурной схемы. При выборе структуры одноплатного микроконтроллера необходимо определить:
Структурная схема одноплатногомикроконтролера с тремья шинами
Рис 1
Шиной системы называют физическую группу линий передачи сигналов, имеющих схожие функции в рамках системы.
Все три шины являются специализированными с точки зрения их функций и именуются так:
Шина адреса. По адресной шине передаются лишь выходные сигналы, которые поступают с выводов в корпусе МП. Эта шина предназначена для того, чтобы открывать или выбирать правильный тракт для электрического соединения в пределах микроконтроллера. Другой важной характеристикой шины является ее емкость, которая изменяется от 8 до 32 электрических линий.
Шина данных. Эта шина является двунаправленной, т.е. передача данных может производиться в обоих направлениях. В некоторых случаях данные генерируются МП и передаются от него к определенному устройству. Это устройство открывается с помощью заданного логического состояния линий адресной шины и получает данные с шины данных. В других случаях данные генерируются каким-то источником и передаются микропроцессору посредством шины данных. Хотя передача данных по шине может производиться в обоих направлениях, однако в каждый заданный момент времени она осуществляется лишь в одном направлении. Это означает, что для передачи данных в систему и их приема из системы МП переводится в соответствующий режим.
Шина управления. На шине управления должно действовать, как минимум 4 следующих типа сигналов:
Шина используется для вывода сигналов и является однонаправленной.
В структуре микроконтроллера главным элементом является процессорный модуль, другие модули являются периферийными (ЗУ, УВВ и т.д.).Каждый периферийный модуль микроконтроллера имеет вход для приема сигнала "Выбор модуля" (). В процессе работы микроконтроллера с помощью этого сигнала одновременно может активизироваться только один из периферийных модулей. Это означает, что возможен обмен данными между, выбранным модулем и процессорным модулем. Выходы остальных модулей при этом остаются в высокоимпедансном состоянии (отключенном) и на работу микроконтроллера не влияют.
На основе МП 1810 возможны центральные процессоры для простых микроконтроллеров и вычислительные модули мультипроцессорных систем.
При построении простых микроконтроллеров МП 1810 чаще всего работает в минимальном режиме, а архитектура всего микроконтроллера использует однопользовательскую системную шину.
В такой конфигурации процессор состоит из МП КР1810ВМ86, системного генератора КР1810ГФ84 и БИС магистрального интерфейса КР580ИР82/83, КР580ВА86/87 или КР1810ИР82/83 и КР1810ВА86/87, предназначенных для обеспечения требуемой нагрузочной способности.
В схеме на рис. 1.15 интерфейс адресной шины реализован на буферных регистрах КР580ИР82, в которые записывается информация с выходов AD0-AD15, A16-A19 МП 1810ВМ86 по сигналу STB в такте Т1 и хранится там в течение всего машинного цикла. Интерфейс шины данных реализован на шинных формирователях КР580ВА86.
Информация о данных поступает в формирователи по сигналу с выходов AD0-AD15 МП КР1810ВМ86 в такте Т2-Т3. Мультиплексор К555КП11 формирует раздельные сигналы чтения/записи ЗУ и ВУ.
(Рис. 2)
Селектор адреса памяти.Архитектурная особенность МП 1810 такова, что область ПЗУ удобнее располагать в области самых верхних адресов (с адреса FFFFFH и вниз) объемом не менее 64Кбайт. Область ОЗУ можно располагать в любом месте адресного пространства. Простой способ выбора области памяти использование старшего разряда адреса, который поделит область памяти на две части (рис. 3а, 4а).
Рис. 3
а б
а б
б
а Рис. 4
Используя два старших разряда адреса можно разделить объем памяти на четыре области по 256 Кбайт (рис. 3б).
Самое простое решение при построении селектора адреса использование только логических элементов (рис. 4б).
В такой схеме ПЗУ находится весомой нижней (А19=0, А18=0) и в самой верхней (А19=1, А18=1) области адресов, а ОЗУ занимает среднюю область адресов (А19=0, А18=1, А19=1, А18=0).
При увеличении количества областей памяти (при уменьшении их объема) селекторы адреса можно реализовать на микросхемах дешифраторов (рис. 5). Например использование дешифратора К555ИД7 (рис. 5) даст возможность получить 8 зон объемом 128 Кбайт (на микросхему подаются адреса А19...А17), а дешифратор К555ИД13 16 зон по 64 Кбайта (на микросхему подаются адреса А19...А16). Более мелкое деление нецелесообразно, т.к. минимальный объем сегмента МП 1810 64 Кбайт. Селектор адреса памяти должен срабатывать только при обращении к памяти, для этого необходимо кроме адресов на дешифратор подавать сигналы (рис. 5), которые будут разрешать работу дешифратора во время обращения к памяти.
Рис.5
Селектор адреса портов ввода/вывода. Построение селектора адреса портов не отличается от построения селекторов адреса памяти. В них тоже используются дешифраторы. Адресное пространство портов может занимать 256 адресов (при 8 разрядном адресе) или 65536 адресов (при 16 разрядном адресе). Все адресное пространство разбивается на блоки (окна), в которые подключаются порты ввода/вывода. Минимальный размер окна 4 адреса (практически все периферийные БИС требуют 4 адреса).
При делении адресного пространства на окна используются старшие адреса А15...А9 (А7...А3) (рис. 6). Также как и селектор адреса памяти, селектор адреса портов ввода/вывода должен срабатывать только при обращении к портам. Для этого в качестве сигналов синхронизации можно использовать сигналы .
рис. 6
Реализированная функция
Моделирование криптографической машины "Энигма"
Код программы на ASSEMBLER
TITLE ENIGMA
SSEG SEGMENT PARA STACK 'STACK'
DB 256 DUP(0)
SSEG ENDS
DSEG SEGMENT PARA PUBLIC 'DATA'
masword Dw 98, 120, 121, 101, 106
mascode DW 5 DUP(0)
shift2 Dw 1 DUP(12)
shift3 Dw 1 DUP(6)
output Dw 128 DUP(0)
DSEG ENDS
CSEG SEGMENT PARA PUBLIC 'CODE'
ASSUME CS:CSEG,DS:DSEG,SS:SSEG
ENIGMA PROC FAR
push ds
xor ax, ax
push ax
mov ax,DSEG
mov ds,ax
MOV SI,0
MOV Ax,masword[si]
mov dx,0
add dx,128
MOV SI,0
mov cx,5
Start:
MOV Ax,masword[si]
Mov bx,ax
add bx,shift2
cmp bx,122
jb next_shift
sub bx,26
next_shift:
add bx,shift3
cmp bx,122
jb output_mascode
sub bx,26
output_mascode:
mov mascode[si],bx
inc si
loop Start
ret
ENIGMA ENDP
CSEG ENDS
END ENIGMA
Выводы
В даннойкурсовойработе я исследовалработумикропроцессора 1810,определил, чтонаосновеМП 1810 можностроить центральные процессоры для простых микроконтроллеров и вычислительные модули мультипроцессорных систем.Определил как строится одноплатный микроконтроллер, какие элементы в него входят и как он работает.
Список использованной литературы
NN 11, 12, - 1988