У вас вопросы?
У нас ответы:) SamZan.net

Архитектура ЭВМ 1

Работа добавлена на сайт samzan.net:

Поможем написать учебную работу

Если у вас возникли сложности с курсовой, контрольной, дипломной, рефератом, отчетом по практике, научно-исследовательской и любой другой работой - мы готовы помочь.

Предоплата всего

от 25%

Подписываем

договор

Выберите тип работы:

Скидка 25% при заказе до 28.12.2024

Список вопросов по курсу «Архитектура ЭВМ»

1. Базовая организация ЭВМ, память и механизмы трансляции.

  1.  Организация фон-неймановской машины, ее отличия от современных ЭВМ.
  2.  Структура процессора с тремя внутренними шинами. Микропрограммирование команд. Микрокоманды и микропрограмма
  3.  Организация шин. Синхронный и асинхронный протоколы. Методы повышения эффективности шин: расщепление транзакций, пакетный режим, конвейеризация, отказоустойчивость.
  4.  Форматы команд. Конвейер команд. Отличия CISC и RISC механизмов конвейера. Конвейерная адресация.
  5.  Виды представления данных.
  •  Целые числа:  числа со знаком и без  знака,  повышенная  точность, переполнение разрядной сетки.
  •  Изображения:  классы изображений, кодирование цветных и полутоновых изображений, форматы графических файлов.
  •  Представление символьной информации: стандартные системы кодирования.
  1.  Форматы представления чисел с плавающей запятой в PC. Специальные численные значения. Особые случаи при работе сопроцессора. FPU  Программная модель.
  2.  Иерархия запоминающих устройств (схема). Методы доступа. Память адресная, стековая, ассоциативная (схемы). Локальность по обращению.
  3.  Организация динамической памяти (схема). Разбиение ОЗУ на банки.
  4.  Организация микросхем памяти DRAM с регенерацией (схема). Типы микросхем памяти FPM DRAM, EDO, BEDO, SDRAM, DDR, RDRAM и их временные диаграммы.
  5.  Принципы организации КЭШ памяти: зачем она нужна, виды КЭШ памяти (схемы), как организован обмен между основной и КЭШ памятью, обновление  КЭШ памяти: в чем проблема, какие алгоритмы. Примеры: КЭШ с прямым отображением, ассоциативный по множеству КЭШ.
  6.  Динамическое распределение памяти Понятие и схема виртуальной памяти. Правила выборки страниц. Алгоритмы замены страниц (сегментов). Логические и физические адреса. Трансляция адреса.
  7.  Общие принципы защиты памяти. Расслоение памяти. Защищенный режим виртуальной адресации в процессорах хx86 (обобщенная схема трансляции).
  8.  Схема вычисления физического адреса в защищенном режиме при обращении к сегментам, доступным для всех задач и только данной задаче. Схемы трансляции адреса с использованием GDT и LDT.
  9.  Виртуальная память. Аппаратная поддержка механизма виртуальной памяти на уровне сегментов и на уровне страниц. Формат селектора сегмента. Формат дескриптора сегмента. Типы дескрипторов.
  10.  Дескрипторные  таблицы,  их разновидности и содержание.  Где они находятся? Какая информация содержится в дескрипторе? Механизмы проверок. Уровни привилегий. Прерывание в защищенном режиме.
  11.  Защита памяти на уровне сегментов. (схемы проверок) и аппаратная поддержка защиты операционной системы при системных вызовах, обращениях к портам ввода-вывода и прерываниях. Привилегированные команды. Команды тестирования условий защиты
  12.  Механизм шлюзования. Формат дескриптора шлюза. Стеки.
  13.  Мультизадачный режим: в чем его смысл, в каких случаях он нужен? Переключение задач. Полный и короткий контекст задачи. Способы сохранения контекста. Какие  механизмы  аппаратной поддержки мультизадачности имеются в процессоре х86 . (схема TSS …). Схема переключения задач в процессоре х86
  14.  Мультизадачный режим. Состояния задач. Продвижение задач диспетчером (схема). Сценарии планирования. Процессор х86: Переход из реального механизма в мультизадачный. Как изолировано адресное пространство задачи.
  15.  Страничная организация памяти процессора х86. Схема трансляции адреса (схема). Виртуальная память на уровне страниц. Правила подкачки, замены и размещения страниц.
  16.  Средства отладки. Системные регистры Pentium.
  17.  Режим системного управления. Вход-выход в режим. Операционная модель.

2. Системные внешние устройства, шина и временные диаграммы

  1.  Способы подключения УВВ к процессору. Модель внешнего устройства для программиста. Прозрачная (прямая) схема трансляции адресов (Схема трансляции адресов  ПРОЦЕССОРА Power MPC603 или MC68030).
  2.  Схема подключения внешнего устройства к ISA шине.  Временная диаграмма ISA. Структура внешнего устройства, поддерживающего синхронизацию с ЭВМ на шине ISA по прерыванию и ПДП. Элементы: дешифратор команд, шинный формирователь и флаги готовности.
  3.  Обмен с ВнУ по прерыванию. Радиальное и векторное прерывание. Приоритет прерывания. Вектор состояния и вектор прерывания. Механизмы доступа к обработчику прерывания. Циклы прерываний в процессоре.
  4.  Структура аппаратных прерываний в PC.  Контроллер прерываний и схема подключения к процессору. Синхронизация работы с процессором. Модель для программиста (регистры,  их функции, порядок программирования).  Какие свойства системы прерываний вы можете  изменять  при  его программировании.
  5.  Прямой доступ к памяти. Режимы ПДП. Аппаратная реализация в PC. Взаимно независимые категории свойств, которые программист может задать при инициализации процесса ПДП и типовой порядок программирования.
  6.  Функции контроллера памяти. Временные диаграммы обращения к ОЗУ. Регенерация, виды регенерации.
  7.  Программные модели последовательного (COM) и параллельного (SPP, EPP) интерфейсов.
  8.  Шины. Элементы. Электрические аспекты.
  9.  Арбитраж шин. Алгоритмы динамического изменения приоритетов. Централизованный арбитраж. Децентрализованный арбитраж.
  10.  Методы повышения эффективности шин Пакетный режим передачи. Конвейеризация транзакций. Арбитраж с перекрытием. Конвейерное обращение к памяти. Расщепление транзакций.  Увеличение пропускной способности шины, мультиплексирование. Арбитраж с удержание шины.
  11.  Временная диаграмма PCI шины (минимальный набор сигналов). Элементы протокола обмена в PCI. PCI Express. Распределение ресурсов. Компоненты Plug and Play
  12.  Временная диаграмма обращения к порту ввода-вывода.
  13.  Временная диаграмма режима прямого доступа в память.
  14.  Временные диаграммы обращения к ОЗУ.
  15.  Временные диаграммы последовательного и параллельного интерфейсов (минимальный набор сигналов).

3. Процессоры и мультипроцессорные системы

  1.  Архитектура и организация вычислительного процесса в суперскалярных процессорах пятого и шестого поколения. Пути реализации параллельности выполнения команд. Статическая и динамическая структуры программ. Зависимости структурные, по данным и управлению. Способы преодоления зависимостей структурных, по данным.
  2.  Способы преодоления зависимостей по управлению. Простые и сложные способы. Методы статического и динамического предсказания переходов. Таблица ветвлений, буфер целевых адресов переходов, сворачивание переходов. Разворачивание циклов. Параллельное выполнение команд из окна выполнения. Динамическое исполнение. Этапы выполнения команд и методы повышения быстродействия. Предвыборка и преддекодирование команд.
  3.  Логические и физические ресурсы микропроцессора. Способы переименования ресурсов. Буфер переупорядочивания. Методы диспетчеризации. Очереди исполнения команд. Резервирующая станция. Работа с памятью, спекулятивное обращение к памяти с использованием буферов отложенной записи.
  4.  Простые способы преодоления зависимостей по управлению. Слоты переходов. Проблемы внеочередного выполнения команд. Точное прерывание в конвейере.
  5.  Процессоры Pentium. Основные структурные особенности, обеспечивающие повышение производительности.  Pentium P6. Трансляция  команд  Х86.Отображение регистров. Динамическое исполнение. Шина транзакций. ММХ. Насыщенная арифметика.
  6.  Pentium 4 - Trace Cache. Технология Single Instruction Multiply Data. SSE. Режимы пониженного энергопотребления (StopGrant, AutoHALT, Sleep, Deep Sleep).
  7.  VLIW процессоры. Процессор Itanium  AI-64. Длинные командные связки. Аппаратная поддержка предикатных команд.( Предикатное поле в команде. Предикатный регистровый файл. Механизм исключения результатов команд со значением предикатного операнда "ложь"). Команды работы с предикатными регистрами. Выделение множества условных команд.
  8.  Основные идеи, заложенные в RISC-архитектуру.  Процессоры PowerPC603 и 620, Alpha 21264, 21164:  основные свойства. Структура процессоров. Особенности  конвейеризации, предвыборки и выполнения команд. Форматы команд.
  9.  Мультипроцессорные архитектуры. Закон Амдала. Уровни разделения памяти. Классификация. Матричные и векторные процессоры. Модели согласованности данных.
  10.  Шинная архитектура с однородным доступом для задач симметричной обработки(MIMD UMA SMP ). Разделение шины. Альтернативные протоколы. Пример поддержки архитектуры у процессоров Pentium. Приватные сигналы, монополизация шины, расширенный контроллер прерываний (APIC).
  11.  Мультипроцессоры с неоднородным доступом (NUMA). Системы без КЭШ и с согласованной КЭШ памятью. Два примера мультипроцессорных систем на основе справочника. Суперкомпьютеры.
  12.  Мультикомпьютеры. Распределение совместно используемой памяти. Статические и динамические топологии коммуникационных сетей. Сетевая архитектура на базе транспьютеров. Загрузка транспьютера и анализ ошибок.
  13.  Обеспечение надежного функционирования многопроцессорных систем. Кластерные архитектуры. RAID технологии.
  14.    Нейронная сеть. Этапы работы. Схема и элементы  нейрона. Топологии связей. Способы и задачи обучения. Пример трехслойной сети – классификатор.

…4. Периферийные устройства

  1.  Теорема Котельникова. Преобразование Фурье. Эффекты дискретизации.
  2.  SB бластер. Структурная схема. Программная модель. Используемые методы восстановления аналоговых сигналов. Формат Wav-файлов.
  3.  Возможности подключения датчиков к компьютеру.  Системная шина ISA.  Временная диаграмма сигналов ввода/вывода в порт. Буферизация системной шины. Схема подключения АЦП и ЦАП к порту ввода/вывода
  4.  Фотоприемники на приборах с зарядовой связью (ФПЗС):  схема организации ПЗС ячейки, механизм передачи и накопления зарядов, типы ФПЗС.
  5.  Системы технического зрения. Video Blaster- структура и режимы. Сканеры - схема сканера, его режимы работы.
  6.  Печатающие устройства. Матричные, лазерные и струйные принтеры. Структурные схемы. Вопросы кодирования цвета. Предельное разрешение.
  7.  Видеосистема IBM PC. Распределение памяти. Текстовые и графические режимы. Дисплейные страницы. Код символа, код атрибута. Таблица цветов. Кодирование и создание символа (генератор символа). Режимы 4,8,16,32 бита на цвет. Битовые плоскости, таблица цветов ЦАП, суммирование цветов для получения оттенков серого.
  8.  Магнитные диски.  Технология записи.  Виды покрытий.  Разметка диска. Структура дисковода. Типы головок. Приводы управления головкой. Сервоповерхность. Интерфейсы винчестеров:  ST-506/412, ESDI, SCSI, IDE. Схемы кодировок : MFM, RLL. Характеристики дисков. Логическое и физическое форматирование.  Метод чередования секторов. Корневой каталог. FAT таблица. NTFS. Кэширование диска. Временные параметры.
  9.  CD, DVD диски. Технология записи. Форматирование. Структура дисковода. Автофокусировка.
  10.  Интерфейсы (Последовательный интерфейс RS232, RS-485, USB, IrDA,
    Bluetooth, Wi-Fi, WiMAX, параллельный интерфейс + EPP и SPP).
  11.  Программирование мультипроцессорных систем. OpenMP, MPI (пример программ).
  12.  Программирование мультимедийных систем DirectX, OpenCV (пример программ).

PAGE  1




1. Данная задача решается в Excel с помощью специального средства ~ фильтрации
2. К вопросу об аренде коммерческой недвижимости
3. тематичних наук Київ ~ Дисертацією є рукопис.1
4. Педагогическая риторика
5. Основы организации аудиторской деятельности
6. Реферат Машины и учение Маркса о прибавочной стоимости
7. правових дисциплін Питання та завдання для підготовки до підсумкового контролю з дисципл
8. Режим и безопасность содержания заключенных в тюрьмах
9. Всемирная конференция по правам человека
10. Коллектив как социальный объект управления
11. 28 декабря 2013 г. г
12. і На півночі граничить з Австрією на північному сході з Угорщиною на північномусході і півдні з Хорватіє
13. com-beutifulbstrdclub Автор- Кристина Лорен Оригинальное название- Beutiful Strnger Н
14. Движение. Пространство и время
15. 3 Школа психологии человеческих отношений Одним из недостатков школы научного управления и классической.
16. реферат дисертації на здобуття наукового ступеня кандидата ветеринарних наук Київ
17. Аэрологии охраны труда и окружающей среды РАБОЧАЯ ПРОГРАММА Дисциплина Безопасность жизнед
18. СИБПЛАНТ ООО; СИБПЛАНТ; Рецепты Децины А.html
19. а. Виды порогов и чувствительность.html
20. лекарственные вещества изменяющие тонус венозных емкостных сосудов Флебология Терапия

Материалы собраны группой SamZan и находятся в свободном доступе