Если у вас возникли сложности с курсовой, контрольной, дипломной, рефератом, отчетом по практике, научно-исследовательской и любой другой работой - мы готовы помочь.
Предоплата всего
Подписываем
91.Однофазные параллельные регистры двухтактного действия
Наиболее экономичными по числу компонентов являются однофазные регистры двухтактного действия, в качестве разрядов которых используются триггеры - типов (двухтактные D-триггеры на рис.1).
На рис.1 приводится схема параллельного регистра двухтактного действия с однофазной записью информации для режима записи двух чисел A и B (регистр на два входа). Входы соответствуют входам разрядов первого числа, а входы - входам разрядов второго числа.
Первый тактирующий сигнал осуществляет установку всех разрядных триггеров в состояние 0 ().
Второй сигнал обеспечивает запись в регистр числа А, а импульс - запись числаВ Однофазные параллельные регистры двухтактного действия характеризуются наименьшим быстродействием, но вместе с тем и наименьшими затратами по числу элементов.
92. Регистры сдвига
для преобразования информации путём её сдвига под воздействием тактовых импульсов. Такие регистры представляют собой совокупность послед. соединённых триггеров, как правило, двухступенчатой структуры.
По направлению сдвига информации различают регистры прямого сдвига (вправо, т.е. в сторону младшего разряда), обратного сдвига (влево, т. е. в сторону старшего разряда) и реверсивные, допускающие сдвиг в обоих направлениях.
Регистры сдвига представляют собой цепочку послед. включённых D-триггеров или RS- и JK-триггеров, включённых в режим D-триггера. Появление импульса на тактовом входе регистра сдвига вызывает перемещение записанной в нём информации на один разряд вправо или влево. Как и другие регистры, регистры сдвига используются для записи, хранения и выдачи информации, но основным их назначением является преобразование послед кода в параллельный или параллельного в послед.Схема 4-разрядного регистра сдвига приведена на рисунке 55. Схема работает следующим образом. Благодаря тому, что выход предыдущего разряда соединён со входом «D» последующего, каждый тактовый импульс устанавливает последующий триггер в состояние, в котором до этого находился предыдущий. Так осуществляется сдвиг информации вправо.
Рисунок 54 4-разрядный регистр сдвига
Вход «D» первого триггера служит для приёма в регистр входной информации DI в виде последовательного кода. С каждым тактовым импульсом на этот вход должен подаваться код нового разряда входной информации.
Запись параллельного кода информации может быть произведена через нетактируемые установочные входы триггеров (на рисунке 55 не показаны).С выхода «Q4» последнего триггера снимается послед. выходной код. Код на этом выходе регистра появляется с задержкой относительно входного послед. кода на число периодов тактовых импульсов, равное числу разрядов регистра.Параллельный выходной код можно снять с выходов Q1…Q4 всех триггеров регистра сдвига, снабдив их выходными ключами, подобными выходным ключам параллельного регистра (См. рисунок 54,а).
Реверс. регистры сдвига обеспечивают возможность сдвига информации как вправо, так и влево. Они имеют специальный вход управления направлением сдвига. Поскольку транзисторы и логические элементы способны передавать сигналы только в одном направлении с входа на выход (слева направо), то, для сдвига информации влево, необходимо информацию с выхода последующих триггеров по специально созданным цепям подавать на входы предыдущих триггеров и записывать их следующим тактовым сигналом. Это эквивалентно сдвигу информации влево.
Фрагмент функциональной схемы реверсивного регистра сдвига приведён на рисунке 56.
Рисунок 56 Реверсивный регистр сдвига
Если сигнал на входе направления сдвига N=1, то потенциал на входе «Di» триггера определяется выходом Q триггера, стоящего слева от него. Если N=0, то выходом триггера, стоящего справа.
Таким образом, при N=1 тактовые импульсы производят сдвиг информации вправо, а при N=0 –— сдвиг информации влево.
93. Выполнение логических операций на регистрах
В процессе передачи информации из одного регистра
в другой на регистрах можно выполнить следующие операции:– логическое сложение (ЛС);– логическое умножение (ЛУ);– сложение по mod 2 (СЛ.2).Логическое сложение выполняется при подаче управляющего сигнала “ЛС” (рис. 4).
При этом имеется в виду, что первое слагаемое уже находится в регистре, а второе – через элементы ЛЭ-1 подается на вход S каждого триггера. В результате i-разряд регистра остается в единичном со-стоянии, если хотя бы один из слагаемых равен единице. Аналогично выполняется операция логического умножения под действием управляющего сигнала “ЛУ”. Здесь второе слагаемое через элемен-ты ЛЭ-2 подается на вход R. Поэтому разряды регистра остаются в нулевом состоянии, когда хотя бы один из переменных равен нулю.
Рис. 4. Выполнение логических операций на регистрах При выполнении операции сложения “Сл 2” второе слагаемое поступает на счетный вход триггеров каждого разряда регистра. Первое слагаемое в регистр записывается с помощью управляющих сигналов в следующей последовательности:
– на входах x1, x2, …, xn устанавливается сигнал “1”; – осуществляется сброс всех разрядов регистра с помощью управляющего сигнала ЛУ; – производится занесение информации управляющим сигналом ЛС.
В сдвиговых регистрах дополнительно осуществляется сдвиг кодов. Обычно для каждого разряда кода в регистре имеется триггер. С помощью дополнительных логических элементов возможно также выполнение поразрядных логических операций дизъюнкции, конъюнкции, сложение по модулю 2. На рис. 5 показана схема простейшего сдвигающего регистра на D-триггерах.
Рис. 5. Схема сдвигающего регистра
94.Цифровым счётчиком импульсов называют цифровой узел, который осуществляет счёт поступающих на его вход импульсов. Результат счёта формируется счётчиком в заданном коде и может храниться необходимое время.
Счетчиками называют устройства для подсчёта числа поступивших на их вход импульсов (команд), запоминания и хранения результата счёта и выдачи этого результата. Основным параметром счётчика является модуль счёта(емкость) Kс. Эта величина равна числу устойчивых состояний счётчика. После поступления импульсов Kс счётчик возвращается в исходное состояние. Для двоичных счётчиков Kс = 2 m, где m – число разрядов счётчика.
Кроме Kс важными характеристиками счётчика являются максимальная частота счёта fmax и время установления tуст, которые характеризуют быстродействие счётчика.
Tуст – длительность переходного процесса переключения счётчика в новое состояние: tуст = mtтр, где m – число разрядов, а tтр – время переключения триггера.
Fmax – максимальная частота входных импульсов, при которой не происходит потери импульсов.
По типу функционирования:- Суммирующие;
- Вычитающие;- Реверсивные.В суммирующем счётчике приход каждого входного импульса увеличивает результат счёта на единицу, в вычитающем – уменьшает на единицу; в реверсивных счётчиках может происходить как суммирование, так и вычитание.По структурной организации: - последовательными; - параллельными; - последовательно-параллельными.В последовательном счётчике входной импульс подаётся только на вход первого разряда, на входы каждого последующего разряда подаётся выходной импульс предшествующего ему разряда.
В параллельном счётчике с приходом очередного счётного импульса переключение триггеров при переходе в новое состояние происходит одновременно.Последовательно-параллельная схема включает в себя оба предыдущих варианта.
По порядку изменения состояний:- с естественным порядком счёта;- с произвольным порядком счёта.
По модулю счёта:- двоичные;- недвоичные.
Модуль счёта двоичного счётчика Kc=2, а модуль счёта недвоичного счётчика Kc= 2m, где m – число разрядов счётчика.
95.Двоичный суммирующий счетчик с последовательным переносом на Т- триггерах.
|
Рисунок 4 – Суммирующий счетчик c последовательным переносом. Функциональная схема, условное обозначение и таблица состояний
|
Рассмотрим пример реализации трёхразрядного суммирующего счётчика в коде 4-2-1 с последовательным переносом. Порядок смены состояний счётчика задан таблице 1 на рисунке 4. Как следует из таблицы, с приходом очередного счётного импульса к содержимому счётчика прибавляется единица. При этом увеличивается на единицу номер состояния, являющийся десятичным эквивалентом соответствующего данному состоянию двоичного числа.Изменение состояния каждого последующего разряда происходит при изменении состояния предыдущего разряда от 1 к 0. Это означает, что всякий раз, когда данный триггер в счётчике переходит из состояния 1 в состояние 0, на его выходе должен формироваться сигнал переноса, вызывающий срабатывание следующего триггера. Если же данный триггер переходит из 0 в 1, то сигнала переноса на его выходе не должно быть. Из таблицы 1 на рисунке 4 также следует, что триггер первого, самого младшего разряда, должен менять своё состояние каждый раз с приходом очередного счётного импульса, а триггер каждого последующего разряда – вдвое реже триггера предыдущего разряда. Описанные порядок смены состояний счётчика и характер процесса их установления могут быть реализованы, если счётчик будет построен на последовательно соединённых Т-триггерах. Каждый последующий разряд при этом будет переключаться сигналом переноса, формируемым на выходе предыдущего разряда. Счётные импульсы должны быть поданы на вход триггера самого младшего разряда. Счётчики, построенные таким образом, получили название счётчиков с последовательным переносом. Пример трёхразрядного счётчика на Т-триггерах двухступенчатой структуры приведён на рисунке 4. Для установки исходного состояния служит шина “Уст.0”, которой объединены R - входы всех триггеров. Нулевое состояние триггеров устанавливается подаваемым по этой шине положительным импульсом напряжения между уровнями 0 и 1. На левом поле условного графического обозначения счётчика показано, что его входом является Т1 - вход первого разряда, а на правом поле указан “вес” каждого разряда.
97. Реверсивный счётчик,
объединяющий возможности суммирующего и вычитающего, строится таким образом, чтобы обеспечивалось управление направлением счёта с помощью сигналов разрешения на реализацию операций сложения Сс и вычитания Св. Поэтому его схема содержит дополнительную комбинационную часть, выполняющую указанную функцию. Нередко счётчики с параллельным переносом, выпускаемые в виде микросхем, имеют помимо основных выходов – дополнительные, как это показано, например, на рисунке 7.
|
Рисунок 7 - Реверсивный счетчик на TV-триггерах |
На одном из выходов, обозначенном “ >15 ”, сигнал 1 появляется при заполнении счётчика единицами, т.е. когда он перешёл в состояние с номером 15. Следовательно, на этом выходе формируется сигнал переноса в следующий счётчик. На другом выходе, обозначенном “ < 0 ”, сигнал появляется при заполнении счётчика нулями и является сигналом займа в следующий счётчик в режиме вычитания.
Реверсивный счётчик можно построить и на Т-триггерах (рисунок 8). Как и в рассмотренном ранее суммирующем счётчике, счётные импульсы поступают на Т-вход триггера через логические элементы только в том случае, если на логических элементах имеются сигналы разрешения с выходов предыдущих разрядов.
|
Рисунок 8 - Реверсивный счетчик на T-триггерах |
В счётчике на рисунке 8(а) для счётных импульсов предусмотрены два входа. Если счётчик должен работать в режиме прямого счёта, импульсы следует подавать на на вход “+1”, в режиме обратного счёта – на вход “-1”. При использовании такого счётчика в качестве реверсивного с одним источником импульсов необходимо предусмотреть внешнее устройство коммутации счётных импульсов на суммирующий “+1” либо на вычитающий “-1” входы. Вариант такой коммутирующей приставки к счётчику приведён на рисунке 4(5). При подаче положительных импульсов на S–вход RS–триггера на его прямом выходе установится единичный уровень, который откроет элемент 1 для счётных импульсов С0. Счётчик будет работать в режиме сложения. Если подать положительный импульс на R-вход триггера, откроется для счётных импульсов элемент 2, и счётчик будет работать в режиме вычитания.
98. Двоичный счетчик с параллельным переносом. Схемная реализация.
Микросхемы К155ИЕ6 и К1555ИЕ7 представляют собой счетчики. Первый из них – двоично-десятичный счетчик, а второй – двоичный. Десятичный отличается от двоичного внутренней логикой управляемой триггерами. Условное обозначение и цоколевка этих микросхем даны на рисунке 10.
Особенностью данных счетчиков является их построение по синхронному принципу, то есть все триггеры переключаются одновременно от одного тактового импульса. Тактовые входы: для счета на увеличение CV (вывод 5) и на уменьшение CD (вывод 4) – раздельные, прямые динамические. Поэтому состояние счетчика будет изменяться по фронту тактового импульса.
Направление счета (увеличение или уменьшение на единицу) определяется тем, на какой из тактовых входов (вывод 5 или вывод 4) подается положительный перепад. В это время на другом тактовом входе следует зафиксировать высокий уровень напряжения.
Установка счетчиков в нулевое состояние осуществляется подачей на вход R высокого уровня напряжения, так как вход R прямой статический.
Входы разрешения параллельной загрузки ^PE инверсные статические, поэтому управляющим сигналом является низкий уровень напряжения.
Для предварительной записи определенного числа в счетчик необходимо подать его двоичный код на входы D1 …D4 (в ИЕ6 от 0 до 9, а в ИЕ7 от 0 до 15) . Для этого на вход ^PE необходимо подать низкий уровень (на входах CV и CD –высокий уровень, а на входе R - низкий). Счет начнется с записанного числа по импульсам низкого уровня, подаваемым на вход CV или CD. Информация на выходе изменяется по фронту тактового импульса. При этом на втором тактовом входе и на вхроде ^PE должен быть высокий уровень, а на входе R – низкий, состояние входов D1 … D4 безразлично. Одновременно с каждым десятым (шестнадцатым) на входе CV импульсом ^TCV, вывод 12, появляется повторяющий его выходной импульс, который может подаваться на вход CV следующего счетчика. В режиме вычитания одновременно с каждым импульсом на на входе CD, переводящим счетчик в состояние 9 (15) , на выходе ^TCD, вывод 13, появляется выходной импульс.
|
Рисунок 10 – Структура, условное обозначение и цоколевка микросхем 155 серии ИЕ6 и ИЕ7 |
То есть от выводов ^TCV и ^TCD берутся тактовые сигналы переноса и заема для последующего и от предыдущего четырехразрядного счетчика. Дополнительной логики при последовательном соединении этих счетчиков не требуется: выводы ^TCV и ^TCD предыдущей микросхемы присоединяются к выводам CV и CD последующей. Однако такое соединение счетчиков ИЕ6 и ИЕ7 не полностью синхронное, так как тактовый импульс на последующую микросхему будет передан с двойной задержкой переключения логического элемента транзисторно-транзисторной логики (ТТЛ- элемента). Входы паредварительной записи ^PE и сброса R при каскадном соединении интегральных схем объединяются в отдельные шины.
Следовательно, счетчики можно переводить в режимы сброса, параллельной загрузки, а также синхронного счета на увеличение или уменьшение.
98.2 Счетчики с параллельным переносом
Для повышения быстродействия применяют способ одновременного формирования сигнала переноса для всех разрядов. Достигается это введением элементов И, через которые тактовые импульсы поступают сразу на входы всех разрядов счетчика.
Рис. 2 - Счетчик с параллельным переносом и графики, поясняющие его работу
С первым триггером все понятно. На вход второго триггера тактовый импульс пройдет только тогда, когда на выходе первого триггера будет лог. 1 (особенность схемы И), а на вход третьего - когда на выходах первых двух будет лог. 1 и т. д. Задержка срабатывания на третьем триггере такая же, как и на первом. Такой счетчик называется счетчиком с параллельным переносом. Как видно из схемы, с увеличением числа разрядов увеличивается число лог. элементов И, причем чем выше разряд, тем больше входов у элемента. Это является недостатком таких счетчиков.
99. Счетчики по произвольному порядку счета. Декадный счетчик.
В двоичных счётчиках коэффициент счёта KСЧ=2n и может быть равен 2, 4, 8, 16, 32 и т.д. На практике требуются счётчики с коэффициентом счёта не равным 2n, например, 3, 6, 10, 12, 24 и др.
Они выполняются на основе двоичных счётчиков путём исключения у счётчиков с KСЧ=2n соответствующего числа «избыточных» состояний S:
S = 2n – KСЧ
Например, двоично-десятичный (декадный) счётчик получают из 4-х разрядного, имеющего KСЧ=16, исключая 6 состояний.
Возможны 2 варианта построения схем:
а) Счёт циклически идёт от 0000 до 1001, а следующим импульсом обнуляется;
б) Исходным состоянием служит код 0110 числа 6 и счёт происходит до 11112=15, а следующим импульсом обнуляется.
Рисунок 62 Схема счётчика с Ксч =10
Схема счётчика с KСЧ=10, реализованная по первому варианту, приведена на рисунке 62. По сравнению со схемой двоичного счётчика (Рисунок 60), имеющего KСЧ=24=16, в схему дополнительно введён элемент D5, обнуляющий счётчик при совпадении двух «1» с весовыми коэффициентами 2 и 8. Использование приведённой выше схемы и ЛЭ D5 с 4-мя входами, позволит получить счётчик с любым коэффициентом счёта от 2-х до 15-и.
Для реализации схемы по второму варианту используются триггеры, имеющие входы асинхронной установки триггера