Если у вас возникли сложности с курсовой, контрольной, дипломной, рефератом, отчетом по практике, научно-исследовательской и любой другой работой - мы готовы помочь.
Предоплата всего
Подписываем
1
RS-триггер[10][11], или SR-триггер — триггер, который сохраняет своё предыдущее состояние при нулевых входах и меняет своё выходное состояние при подаче на один из его входов единицы.
При подаче единицы на вход S (от англ. Set — установить) выходное состояние становится равным логической единице. А при подаче единицы на вход R (от англ. Reset — сбросить) выходное состояние становится равным логическому нулю.
|
R |
Q1 |
Q2 |
Q3 |
Q4 |
|
1 |
1 или предыдущее |
1 или предыдущее |
1 или предыдущее |
1 или предыдущее |
|
0 |
0 |
0 |
0 |
0 |
Это все при условии, что С – единицы. Если нет, то триггер ждет, хранит предыдущее значение
8CDB
Mov ax,25
Mov bx,3ff
Add ax,bx
Mov bx,35cd
Sub ax,bx
Память нового типа была построена на основе феррита висмута материаловедом Калифорнийского университета в Беркли Рамамуроти Рамешем и специалистом по материалам-оксидам в Наньянском технологическом университете в Сингапуре Юнлинь Ваном.
Обычные нули и единицы битов компьютерной памяти могут быть представлены ферритом висмута как одно из двух состояний поляризации. Переключение между ними возможно при приложении напряжения благодаря физическому явлению сегнетоэлектричества. Ферроэлектрическая ОЗУ на основе других материалов уже представлена на рынке, и её скорость работы высока. Но технология не получила широкого распространения потому, что электрический сигнал, используемый для чтения бита, сбрасывает его, поэтому данные приходится каждый раз перезаписывать заново. В перспективе это ведёт к ухудшению надёжности.
Рамеш и Ван нашли способ использования одного из свойств феррита висмута для чтения массивов памяти без разрушения информации. В 2009 году исследователи в Ратгерском университете продемонстрировали, что материал обладает фотоэллектрическими свойствами в области видимого спектра. Это означает, что при освещении материала создаётся электрическое напряжение, размер которого к тому же зависит от состояния поляризации. Это напряжение можно регистрировать, в то же время яркий свет не меняет состояние поляризации материала и не сбрасывает записанной на него информации.
Дискретизация
Дискретизация - преобразование непрерывной функции в дискретную. Используется в гибридных вычислительных системах и цифровых устройствах при импульсно-кодовой модуляции сигналов в системах передачи данных. При передаче изображения используют для преобразования непрерывного аналогового сигнала в дискретный или дискретно-непрерывный сигнал. Обратный процесс называется восстановлением. При дискретизации только по времени, непрерывный аналоговый сигнал заменяется последовательностью отсчётов, величина которых может быть равна значению сигнала в данный момент времени. Возможность точного воспроизведения такого представления зависит от интервала времени между отсчётами Δt. Согласно теореме Котельникова:
где - наибольшая частота спектра сигнала.
Квантование (Обработка сигналов)
Квантование (англ. quantization) - в информатике разбиение диапазона значений непрерывной или дискретной величины на конечное число интервалов. Существует также векторное квантование - разбиение пространства возможных значений векторной величины на конечное число областей. Квантование часто используется при обработке сигналов, в том числе при сжатии звука и изображений. Простейшим видом квантования является деление целочисленного значения на натуральное число, называемое коэффициентом квантования
Рисунок 1 - Квантованный сигнал
Однородное (линейное) квантование - разбиение диапазона значений на отрезки равной длины. Его можно представлять как деление исходного значения на постоянную величину (шаг квантования) и взятие целой части от частного:
Использование двоичной системы счисления в вычислительных машинах.
Программное управление ЭВМ
Память компьютера используется не только для хранения данных, но и программ.
Ячейки памяти ЭВМ имеют адреса, которые последовательно пронумерованы.
Возможность условного перехода в процессе выполнения программы
2
JK – триггер УГО, таблица истинности, временная диаграмма. JK-триггер[18][19] работает так же как RS-триггер, с одним лишь исключением: при подаче логической единицы на оба входа J и K состояние выхода триггера изменяется на противоположное. Вход J (от англ. Jump — прыжок) аналогичен входу S у RS-триггера. Вход K (от англ. Kill — убить) аналогичен входу R у RS-триггера.
Циклы обмена информацией делятся на два основных типа:
ЭТО все то, что мы должны были понять на миллиметровке
Однако транзисторы и конденсатор – неидеальные, и на практике заряд с конденсатора достаточно быстро истекает. Поэтому периодически, несколько десятков раз в секунду, приходится дозаряжать конденсатор. К тому же процесс чтения данных из динамической памяти – деструктивен, то есть при чтении конденсатор разряжается, и необходимо его заново подзаряжать, чтобы не потерять навсегда данные, хранящиеся в ячейке памяти.
3
Сумматор — устройство, преобразующее информационные сигналы (аналоговые или цифровые) в сигнал, эквивалентный сумме этих сигналов
4
D-триггер (D от англ. delay — задержка[13][14][15] либо от data[16] - данные) — запоминает состояние входа и выдаёт его на выход. D-триггеры имеют, как минимум, два входа: информационный D и синхронизации С. После прихода активного фронта импульса синхронизации на вход С D-триггер открывается. Сохранение информации в D-триггерах происходит после спада импульса синхронизации С.
. Пример
500 и 005. 500 долларов намного круче 5 долларов
ЦАП с суммирование токов
ЦАП с матрицей R-2R постоянного импеданса
5
|
Входы |
Выходы |
|||||||||
|
X7 |
X6 |
X5 |
X4 |
X3 |
X2 |
X1 |
X0 |
Y3 |
Y2 |
Y1 |
|
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
|
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
|
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
|
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
1 |
|
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
|
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
1 |
|
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
0 |
|
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
Сумматор логический операционный узел, выполняющий арифметическое сложение кодов двух чисел. При арифметическом сложении выполняются и другие дополнительные операции: учет знаков чисел, выравнивание порядков слагаемых и тому подобное. Указанные операции выполняются в арифметическо-логических устройствах (АЛУ) или процессорных элементах, ядром которых являются сумматоры.
Сумматоры классифицируют по различным признакам. В зависимости от системы счисления различают:
По количеству одновременно обрабатываемых разрядов складываемых чисел:
|
x0=A |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
||
|
x1=B |
1 |
1 |
0 |
0 |
1 |
1 |
0 |
0 |
||
|
x2=Pi-1 |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
Название действия (функции) |
Номер функции |
|
Si |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
Бит суммы по модулю 2 |
F3,150 |
|
Pi |
1 |
1 |
1 |
0 |
1 |
0 |
0 |
0 |
Входной сигнал подается на инвертирующие входы компараторов (DA1-DA8), соединенные параллельно. На неинвертирующие входы этих компараторов подаются опорные напряжения с делителя напряжений на сопротивлениях R1-R9, на каждый компаратор подается опорное наряжение, отличающееся от соседних на шаг квантования. Количество включенных компараторов преобразуется в двоичный код при помощи приоритетного шифратора DD1
Достоинства
Недостатки
Особенности сопряжения с микропроцессорными системами
Поскольку АЦП даннаого типа, как правило, имеют быстродействие, большее чем микропорцессорная система, то приходится вначале записывать данные с выхода АЦП в быстродействующее буферное ОЗУ
6
|
a1 |
b1 |
a2 |
b2 |
a3 |
b3 |
a4 |
b4 |
s1 |
s2 |
s3 |
s4 |
|
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
|
1 |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
|
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
|
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
1 |
|
остат ab1 |
остат ab2 |
остат ab3 |
остат ab4 |
||||||||
|
1 |
1 |
1 |
1 |
||||||||
справо мл. разряд, слево старш. разряд. позиция определет расположения символа и указывает на его вес, Вес разряда определяет его размер чем левее разряд тем он старше(больше)
7
Модули памяти EDO работают на 10—15% быстрее, чем FPM DRAM, Они работают без задержки с системными шинами, работающими на тактовой частоте 50 МГц (1; 20 не ~ 50 МГц). Тем не менее, преимущество EDO перед FPM проявляется лишь при чтении данных — одновременное выполнение операций записи и адресации невозможно.
Ядром сегнетоэлектрической FRAM-технологии от Ramtron являются сегнетоэлектрические кристаллы, которые позволяют законченным FRAM-изделиям работать подобно ОЗУ, при этом обеспечивая энергонезависимость хранения данных.
Когда электрическое поле прикладывается к сегнетоэлектрическому кристаллу, центральный атом движется в его направлении. Т.к. атом перемещается в пределах кристалла он проходит энергетический барьер, сопровождаемый спонтанной поляризацией. Внутренняя схема поз-воляет определить величину заряда и состояние памяти. Если электрическое поле отведено от кристалла, то центральный атом остается в том же положении, определяя состояние памя-ти. Поэтому, FRAM не нуждается в регенерации и после отключения питания сохраняет свое содержимое. Все происходит быстро и без износа!
erase – стирание.
Программатор подключается через COM – или LPT – порт.
Стирание информации делается ультрафиолетовым излучением через специальное окно, имеющееся в корпусе микросхемы (если окна нет – стирается рентгеновским излучением). Под воздействием излучения вся информация стирается одновременно за несколько минут.
Запись производится побайтно в любую ячейку микросхемы. После записи окно заклеивает-ся с целью защиты информации.
флэш память.
EEPROM – Electrically Erasable Programmable ROM – информация удаляется с помощью электрического сигнала.
8
уже есть
Реализовать схемотехнически
erase – стирание.
Программатор подключается через COM – или LPT – порт.
Стирание информации делается ультрафиолетовым излучением через специальное окно, имеющееся в корпусе микросхемы (если окна нет – стирается рентгеновским излучением). Под воздействием излучения вся информация стирается одновременно за несколько минут.
Запись производится побайтно в любую ячейку микросхемы. После записи окно заклеивает-ся с целью защиты информации.
флэш память.
Чаще всего в качестве пороговых устройств параллельного АЦП используются интегральные компараторы. Схема типичного АЦП параллельного типа приведена на рисунке 4.
Последовательные АЦП бывают последовательного счета и последовательного приближения. Типичная схема АЦП последовательного счета приведена на рисунке 5.
9
|
Входы |
Выходы |
|||||||||
|
X3 |
X2 |
X1 |
Y7 |
Y6 |
Y5 |
Y4 |
Y3 |
Y2 |
Y1 |
Y0 |
|
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
|
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
|
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
|
0 |
1 |
1 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
|
1 |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
|
1 |
0 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
|
1 |
1 |
0 |
0 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
|
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
0 |
0 |
максимально возможная разрядность выходного слова равна . Такой дешифратор называется полным. Если часть входных наборов не используется, то число выходов меньше , и дешифратор является неполным.
ROM EEPROM EEPROM (англ. Electrically Erasable Programmable Read-Only Memory) — электрически стираемое перепрограммируемое ПЗУ (ЭСППЗУ), один из видов энергонезависимой памяти (таких как PROM и EPROM). Память такого типа может стираться и заполняться данными до миллиона раз.
На сегодняшний день классическая двухтранзисторная технология EEPROM практически полностью вытеснена флеш-памятью типа NOR. Однако название EEPROM прочно закрепилось за сегментом памяти малой ёмкости независимо от технологии. Постоянное запоминающее устройство (ПЗУ) — энергонезависимая память, используется для хранения массива неизменяемых данных.
10
Динамический триггер представляет собой управляемый генератор, одно из состояний которого (единичное) характеризуется наличием на выходе непрерывной последовательности импульсов определённой частоты, а другое (нулевое) — отсутствием выходных импульсов. Смена состояний производится внешними импульсами (рис. 3). Динамические триггеры в настоящее время используются редко.
К статическим триггерам относят устройства, каждое состояние которых характеризуется неизменными уровнями выходного напряжения (выходными потенциалами): высоким — близким к напряжению питания и низким — около нуля. Статические триггеры по способу представления выходной информации часто называют потенциальными.
Асинхронный триггер изменяет своё состояние непосредственно в момент появления соответствующего информационного сигнала(ов), с некоторой задержкой равной сумме задержек на элементах, составляющих данный триггер.
Синхронные триггеры реагируют на информационные сигналы только при наличии соответствующего сигнала на так называемом входе синхронизации С (от англ. clock). Этот вход также обозначают термином «такт». Такие информационные сигналы называют синхронными. Синхронные триггеры в свою очередь подразделяют на триггеры со статическим и с динамическим управлением по входу синхронизации С.
DRAM (ТО ЧТО МЫ ДЕЛАЛИ НА МИЛИМЕТРОВКЕ)
11
РОНы процессора. Используются в программах для хранения:
Все регистры доступны для хранения операндов без особых ограничений, хотя некоторые при определенных условиях имеют жесткое функциональное назначение, закрепленное на уровне логики работы машинных команд. Среди них следует выделить регистр esp. Его не следует использовать для хранения каких-либо операндов программ, так как в нем хранится указатель на положение вершины стека программы.
Все регистры этой группы позволяют обращаться к своим «младшим» частям. Для самостоятельной адресации можно использовать только младшие 16- и 8-битные части этих регистров. Старшие 16 битов этих регистров как самостоятельные объекты недоступны. Так как регистры, относящиеся к группе регистров общего назначения, физически находятся в микропроцессоре внутри АЛУ, также называются регистрами АЛУ.
адресное пространство: область доступных адресов для данного компьютера (операционки) .
если операционка 64 битная, процессор 64битный, (это уже раельности) и платформа спроектирована по максимуму, то адресовать такая система может 2 в степени 64 ячеек памяти.
Набор стандартов, позволяющих совместимым устройствам передавать и принимать по домашней сети различный медиа-контент(изображения, музыку, видео), а также отображать его в режиме реального времени. То есть — технология для соединения домашних компьютеров, мобильных телефонов, ноутбуков и бытовой электроники в единую цифровую сеть.
УГО) D-триггера с динамическим синхронным входом С и с дополнительными асинхронными инверсными входами S и R
12
Асинхронный триггер изменяет свое состояние непосредственно в момент появления соответствующего информационного сигнала.
Синхронные триггеры реагируют на информационные сигналы только при наличии соответствующего сигнала на так называемом входе синхронизации С (от англ. clock) Этот вход также обозначают терминами «стробирующий», «тактирующий».
Синхронные триггеры в свою очередь подразделяют на триггеры со статическим (статические) и динамическим (динамические) управлением по входу синхронизации С.
Статические триггеры воспринимают информационные сигналы при подаче на вход С логической единицы (прямой вход) или логического нуля (инверсный вход).
Динамические триггеры воспринимают информационные сигналы при изменении (перепаде) сигнала на входе С от 0 к 1 (прямой динамический С-вход) или от 1 к 0 (инверсный динамический С-вход).
адресное пространство: область доступных адресов для данного компьютера (операционки) .
если операционка 64 битная, процессор 64битный, (это уже раельности) и платформа спроектирована по максимуму, то адресовать такая система может 2 в степени 64 ячеек памяти.
Главная цель обработки сигналов при их приеме или считывании заключается в необходимости извлечения содержащейся в них информации. Эта информация обычно заключена в амплитуде сигнала, его частоте или спектральном составе, в фазе или в относительных временных зависимостях нескольких сигналов.
13
Это связано с тем, что цифровую информацию легче хранить (появились дешевые и удобные устройства для хранения информации, такие как жесткие диски компьютеров или лазерные диски), а также с тем, что цифровую информацию легко передавать по современным линиям связи практически без потерь.
адресное пространство: область доступных адресов для данного компьютера (операционки) .
если операционка 64 битная, процессор 64битный, (это уже раельности) и платформа спроектирована по максимуму, то адресовать такая система может 2 в степени 64 ячеек памяти.
число это просто умопомрачительно большое. Вот пример.
32 битная адресация позволяет адресовать 4 гигабайта оперативки 2 в степени 30+2 2 в степени 30 = 1 гигабайт, умножить на 2^2=4 итого 4 гигабайта.
т.е. 2^64 = (2^60)*2^4 = 16*1024 Петабайт . (не знаю, как называется ).
а оперативная память - это количество ячеек оперативной памяти, которые установлены в данном компьютере ( в пределах этого адресного пространства).
Всегда объем оперативной памяти ограничен потолком -адресным пространством системы. Часто- даже меньше (из-за ограничений платформы).
Использование двоичной системы счисления в вычислительных машинах. Преимущество перед десятичной системой счисления заключается в том, что устройства можно делать достаточно простыми, арифметические и логические операции в двоичной системе счисления также выполняются достаточно просто.
Программное управление ЭВМ. Работа ЭВМ контролируется программой, состоящей из набора команд. Команды выполняются последовательно друг за другом. Созданием машины с хранимой в памяти программой было положено начало тому, что мы сегодня называем программированием.
Память компьютера используется не только для хранения данных, но и программ. При этом и команды программы и данные кодируются в двоичной системе счисления, т.е. их способ записи одинаков. Поэтому в определенных ситуациях над командами можно выполнять те же действия, что и над данными.
Ячейки памяти ЭВМ имеют адреса, которые последовательно пронумерованы. В любой момент можно обратиться к любой ячейке памяти по ее адресу. Этот принцип открыл возможность использовать переменные в программировании.
Возможность условного перехода в процессе выполнения программы. Не смотря на то, что команды выполняются последовательно, в программах можно реализовать возможность перехода к любому участку кода.
Чипсе́т (англ. chipset) — набормикросхем, спроектированных для совместной работы с целью выполнения набором каких-либо функций. Так, в компьютерах чипсет, размещаемый на материнской плате, выполняет роль связующего компонента, обеспечивающего совместное функционирование подсистем памяти, центрального процессора (ЦП), ввода-вывода и других.
Регистр представляет собой упорядоченную последовательностьтриггеров, обычно D, число которых соответствует числу разрядов в слове. С каждым регистром обычно связано комбинационное цифровое устройство, с помощью которого обеспечивается выполнение некоторых операций над словами.
Фактически любое цифровое устройство можно представить в виде совокупности регистров, соединённых друг с другом при помощи комбинационных цифровых устройств.
eflags/flags <flag register> - регистр флагов. Разрядность eflags/flags – 32/16 бит. Отдельные биты данного регистра имеют определенное функциональное назначение и называются флагами.
14
JK-триггер с дополнительными асинхронными инверсными входами S и R
|
J |
K |
Q(t) |
Q(t+1) |
|
0 |
0 |
0 |
0 |
|
0 |
0 |
1 |
1 |
|
0 |
1 |
0 |
0 |
|
0 |
1 |
1 |
0 |
|
1 |
0 |
0 |
1 |
|
1 |
0 |
1 |
1 |
|
1 |
1 |
0 |
1 |
|
1 |
1 |
1 |
0 |
JK-триггер[18][19] работает так же как RS-триггер, с одним лишь исключением: при подаче логической единицы на оба входа J и K состояние выхода триггера изменяется на противоположное. Вход J (от англ. Jump — прыжок) аналогичен входу S у RS-триггера. Вход K (от англ. Kill — убить) аналогичен входуR у RS-триггера. При подаче единицы на вход Jи нуля на вход K выходное состояние триггера становится равным логической единице. А при подаче единицы на вход K и нуля на вход Jвыходное состояние триггера становится равным логическому нулю. JK-триггер в отличие от RS-триггера не имеет запрещённых состояний на основных входах, однако это никак не помогает при нарушении правил разработки логических схем. На практике применяются только синхронные JK-триггеры, то есть состояния основных входов J и K учитываются только в момент тактирования, например по положительному фронту импульса на входе синхронизации.
На базе JK-триггера возможно построить D-триггер или Т-триггер. Как можно видеть в таблице истинности JK-триггера, он переходит в инверсное состояние каждый раз при одновременной подаче на входы J и K логической 1. Это свойство позволяет создать на базе JK-триггера Т-триггер, объединив входы J и К[20].
Алгоритм функционирования JK-триггера можно представить формулой
D-триггер (D от англ. delay — задержка[13][14][15] либо от data[16] - данные) — запоминает состояние входа и выдаёт его на выход. D-триггеры имеют, как минимум, два входа: информационный D и синхронизации С. После прихода активного фронта импульса синхронизации на вход С D-триггер открывается. Сохранение информации в D-триггерах происходит после спада импульса синхронизации С.
Assembler (ABC*DFFF*12+345) A910420D
Обработка сигналов — область радиотехники, в которой осуществляется восстановление, разделение информационных потоков, подавление шумов, сжатие данных, фильтрация, усиление сигналов. Например, приём сигнала на фоне шума описывается в виде процедуры фильтрации сигнала посредством фильтра, при этом ставится задача максимально ослабить шумы и помехи, и минимально исказить принимаемый сигнал.
Теория обработки сигналов — совокупность математических методов, описывающих преобразования аналоговых сигналов посредством технических устройств, представляемых в данной теории в идеализированном виде. Например, приём сигнала на фоне шума описывается в виде процедуры фильтрации сигнала посредством фильтра, при этом ставится задача максимально ослабить шумы и помехи, и минимально исказить принимаемый сигнал.
Работа блока декодирования Блок декодирования команд преобразует байты команды из этой очереди в микрокод. Декодированные команды в ожидании обработки исполнительным блоком хранятся в очереди команд, работающей по принципу FIFO (first in first out). В МП Intel386 эта очередь имеет размер 3 команды, а в МП Intel486 - уже 5 команд, что позволяет ему при некоторых условиях выполнять по одной команде за цикл. Непосредственные данные и относительные адреса в коде операции также берутся из очереди команд.
тип энергозависимой полупроводниковой памяти спроизвольным доступом; DRAM широко используемая в качестве оперативной памяти современных компьютеров, а также в качестве постоянного хранилища информации в системах, требовательных к задержкам.
15
Word Generator (1110001100110011) C8DB
Обмен информацией в микропроцессорных системах происходит в циклах обмена информацией. Под циклом обмена информацией понимается временной интервал, в течение которого происходит выполнение одной элементарной операции обмена по шине. Например, пересылка кода данных из процессора в память или же пересылка кода данных из устройства ввода/вывода в процессор. В пределах одного цикла также может передаваться и несколько кодов данных, даже целый массив данных, но это встречается реже.
Циклы обмена информацией делятся на два основных типа:
В некоторых микропроцессорных системах существует также цикл «чтение-модификация-запись» или же «ввод-пауза-вывод». В этих циклах процессор сначала читает информацию из памяти или устройства ввода/вывода, затем как-то преобразует ее и снова записывает по тому же адресу. Например, процессор может прочитать код из ячейки памяти, увеличить его на единицу и снова записать в эту же ячейку памяти. Наличие или отсутствие данного типа цикла связано с особенностями используемого процессора.
Особое место занимают циклы прямого доступа к памяти (если режим ПДП в системе предусмотрен) и циклы запроса и предоставления прерывания (если прерывания в системе есть). Когда в дальнейшем речь пойдет о таких циклах, это будет специально оговорено.
Во время каждого цикла устройства, участвующие в обмене информацией, передают друг другу информационные и управляющие сигналы в строго установленном порядке или, как еще говорят, в соответствии с принятым протоколом обмена информацией.
|
Та́ктовая частота́ — частота синхронизирующих импульсов синхронной электронной схемы, то есть количество синхронизирующих тактов, поступающих извне на вход схемы за секунду. В самом первом приближении тактовая частота характеризует производительность подсистемы (процессора, памяти и пр.), то есть количество выполняемых операций в секунду. |
|
Разрядностью электронного устройства или шины называется количество разрядов (битов), одновременно обрабатываемых этим устройством или передаваемых этой шиной. |
|
Микроархитектура микропроцессора - это аппаратная организация и логическая структура микропроцессора, регистры, управляющие схемы, арифметико-логические устройства, запоминающие устройства и связывающие их информационные магистрали. |
Архитектура процессора — количественная составляющая компонентов микроархитектуры вычислительной машины (процессора компьютера) (например, регистр флагов илирегистры процессора), рассматриваемая IT-специалистами в аспекте прикладной деятельности.
Дискретизация (10) Дискретизация — преобразование непрерывной функции в дискретную. Используется в гибридных вычислительных системах и цифровых устройствах при импульсно-кодовой модуляции сигналов в системах передачи данных[1]. При передаче изображения используют для преобразования непрерывного аналогового сигнала в дискретный или дискретно-непрерывный сигнал.
16
MOV BX,25
ADD BX,30
SHL BX,01
SUB BX,22
NOP
RET
Дискретизация — преобразование непрерывной функции в дискретную. Используется в гибридных вычислительных системах и цифровых устройствах при импульсно-кодовой модуляции сигналов в системах передачи данных[1]. При передаче изображения используют для преобразования непрерывного аналогового сигнала в дискретный или дискретно-непрерывный сигнал.
Квантова́ние (англ. quantization) — в информатике — разбиение диапазона значений непрерывной или дискретной величины на конечное числоинтервалов
получение инструкции (англ. Instruction Fetch);
декодирование инструкции (англ. Instruction Decode) и чтение регистров (англ. Register fetch);
выполнение (англ. Execute);
доступ к памяти (англ. Memory access);
запись в регистр (англ. Register write back);
Физический (аппаратный) интерфейс — способ взаимодействия физических устройств. Чаще всего речь идёт о компьютерных портах. Интерфейсы являются основой взаимодействия всех современных информационных систем. Если интерфейс какого-либо объекта (персонального компьютера, программы, функции) не изменяется (стабилен, стандартизирован), это даёт возможность модифицировать сам объект, не перестраивая принципы его взаимодействия с другими объектами (так, например, научившись работать с одной программой под Windows, пользователь с легкостью освоит и другие — потому, что они имеют однотипные элементы интерфейса).
17
предназначена для обмена информацией микропроцессора с любыми внутренними устройствами микропроцессорной системы (контроллера или компьютера). В качестве обязательных устройств, которые входят в состав любой микропроцессорной системы, можно назвать ОЗУ, ПЗУ, таймер и порты ввода-вывода.
В состав системной шины в зависимости от типа процессора входит одна или несколько шин адреса, одна или несколько шин данных и шина управления. Несколько шин данных и адреса применяется для увеличения производительности процессора и используется только в сигнальных процессорах. В универсальных процессорах и контроллерах обычно применяется одна шина адреса и одна шина данных.
С точки зрения аппаратной составляющей вычислительной системы — это некий набор свойств и качеств, присущий целому семейству процессоров (иначе говоря — «внутренняя конструкция», «организация» этих процессоров). Имеются различные классификации архитектур процессоров, как по организации (например, по количеству и скорости выполнения команд: RISC, CISC), так и по назначению (например, специализированные графические).
18
Квантованием непрерывного сигнала по уровню называется представление величины сигнала в виде конечного числа разрешенных уровней, отстоящих друг от друга на конечный интервал. Если истинное мгновенное значение уровня сигнала находится внутри этого интервала, то вместо его передается ближайший разрешенный уровень. Если количество уровней квантования равно , то передаваемый при этом сигнал будет содержать не более различных значений. Операция квантования состоит в считывании значений координаты сигнала в выбранные моменты измерения с заданным уровнем точности
получение инструкции (англ. Instruction Fetch);
декодирование инструкции (англ. Instruction Decode) и чтение регистров (англ. Register fetch);
выполнение (англ. Execute);
доступ к памяти (англ. Memory access);
запись в регистр (англ. Register write back);
Аналого-цифровой преобразователь[1][2][3] (АЦП, англ. Analog-to-digital converter, ADC) — устройство, преобразующее входной аналоговый сигнал в дискретный код (цифровой сигнал). Обратное преобразование осуществляется при помощи ЦАП (цифро-аналогового преобразователя, DAC).
Как правило, АЦП — электронное устройство, преобразующее напряжение в двоичный цифровой код. Тем не менее, некоторые неэлектронные устройства с цифровым выходом, следует также относить к АЦП, например, некоторые типы преобразователей угол-код. Простейшим одноразрядным двоичным АЦП является компаратор.
Mультипле́ксор — устройство, имеющее несколько сигнальных входов, один или более управляющих входов и один выход. Мультиплексор позволяет передавать сигнал с одного из входов на выход; при этом выбор желаемого входа осуществляется подачей соответствующей комбинации управляющих сигналов.
Аналоговые и цифровые[1][2] мультиплексоры значительно различаются по принципу работы. Первые электрически соединяют выбранный вход с выходом (при этом сопротивление между ними невелико — порядка единиц/десятков ом)
19
D-триггер, также как и другие типы триггеров имеют два устойчивых состояния. D-триггеры имеет в своем составе два входа: информационный — D и вход синхронизации C, т.е. D-триггер всегда синхронный.Асинхронных D-триггеров не существует.
Принцип работы D-триггера заключается в том, что при поступлении синхросигнала в триггер записывается значение, которое в этот момент установлено на информационном входе D. В другое время (при отсутствии синхросигнала) изменение значений на входе D никакого воздействия на состояние триггера не оказывает. Вот диаграмма работы D-триггера:
находиться в одном из двух устойчивых состояний и чередовать их под воздействием внешних сигналов. Каждое состояние триггера легко распознаётся по значению выходного напряжения. По характеру действия триггеры относятся к импульсным устройствам — их активные элементы (транзисторы, лампы) работают в ключевом режиме, а смена состояний длится очень короткое время.
Отличительной особенностью триггера как функционального устройства является свойство запоминания двоичной информации. Под памятью триггера подразумевают способность оставаться в одном из двух состояний и после прекращения действия переключающего сигнала. Приняв одно из состояний за «1», а другое за «0», можно считать, что триггер хранит (помнит) один разряд числа, записанного в двоичном коде.
Разрядность регистров- это длина машинного слова внутри микропроцессора. Разрядность этого вида диктуется вместимостью внутренних ячеек памяти процессора- вместимостью регистров. Когда классифицируют микропроцессор и употребляют термин "разрядность микропроцессора", то подразумевается внутренняя разрядность, поскольку именно разрядность регистров определяет эффективность обработки данных микропроцессором, диктует диапазон допустимых значений операндов.
Динамическая оперативная память (DRAM – Dynamic Random Access Memory) – энергозависимая полупроводниковая память с произвольным доступом. На данный момент – это основной тип оперативной памяти, используемый в современных персональных компьютерах и обеспечивающий наилучший показатель отношения цена-качество по сравнению с другими типами оперативной памяти.
20
^ Принцип двоичного кодирования. Согласно этому, вся информация, поступающая в ЭВМ, кодируется с помощью двоичных символов (сигналов).
Принцип программного управления. Компьютерная программа состоит из набора команд, которые выполняются процессором автоматически друг за другом в определенной последовательности.
^ Принцип однородности памяти. Программы и данные хранятся в одной и той же памяти, поэтому ЭВМ не различает, что хранится в данной ячейке памяти — число, текст или команда. Над командами можно выполнять такие же действия, как и над данными.
^ Принцип адресности. Структурно основная память состоит из пронумерованных ячеек, любая из которых доступна процессору в любой момент времени.
Сумматор — устройство, преобразующее информационные сигналы (аналоговые или цифровые) в сигнал, эквивалентный сумме этих сигналов
refresh db 0Dh, 0Ah, '$' - в память заносим 2 байта со значениями в шестнадцатеричной системе 0D, 0A и третий байт с кодом знака $
Тут первые два байта - служебные символы перевода строки и установки курсора к ее началу, затем в этой строке будет выведен символ $. Название этой цепочки байтов у нас будет refresh, это просто выбранное нами произвольно имя.
Модуль предсказания переходов (прогнозирования ветвлений) (англ. Branch Prediction Unit) — устройство, входящее в состав микропроцессоров, имеющих конвейерную архитектуру, предсказывающее, будет ли выполнен условный переход в исполняемой программе. Предсказание ветвлений позволяет сократить время простоя конвейера, за счёт предварительной загрузки и исполнения инструкций после условного перехода. Прогнозирование ветвлений играет критическую роль, так как в большинстве случаев (точность предсказания переходов в современных процессорах превышает 90 %) позволяет оптимально использовать вычислительные ресурсы процессора.[1]
Без предсказания переходов конвейер должен дождаться выполнения инструкции условного перехода, чтобы произвести следующую выборку. Предсказатель переходов позволяет избежать траты времени, пытаясь выяснить ответвление. Ответвление выбирается по предыдущим результатам проверки условия. Предполагаемое ответвление затем загружается и частично выполняется. Если затем обнаруживается, что предсказание было выполнено неверно, отменяются результаты неверного ветвления и в конвейер загружается правильное ответвление, производя задержку.
21
Полусумматор — логическая схема, имеющая два входа и два выхода (двухразрядный сумматор, бинарный сумматор). Полусумматор используется для построения двоичных сумматоров. Полусумматор позволяет вычислять сумму A+B, где A и B — это разряды двоичного числа, при этом результатом будут два бита S,C, где S — это бит суммы по модулю, а C — бит переноса. Однако, как можно заметить, для построения схемы двоичного сумматора (трёхразрядный сумматор, тринарный сумматор) необходимо иметь элемент, который суммирует три бита A, B и C, где C — бит переноса из предыдущего разряда, таким элементом является полный двоичный сумматор, который как правило состоит из двух полусумматоров и логического элемента 2ИЛИ.
Двоичный полусумматор Представляет собой объединение двух бинарных (двухоперандных) двоичных логических функций: сумма по модулю два - S и разряд переноса при двоичном сложении - C.
Троичный полусумматор представляет собой объединение двух троичных бинарных логических функций - «сложение по модулю 3» и «разряд переноса при троичном сложении». Так как существуют две троичных системы счисления - несимметричная, в которой в разряде переноса не бывает значения больше "1" и симметричная (Фибоначчи), в которой в разряде переноса возможны все три состояния трита, и, как минимум, три физических реализации троичных систем - трёхуровневая однопроводная, двухуровневая двухпроводная (BCT) и двухуровневая трёхбитная одноединичная, то и троичных полусумматоров может быть большое множество.
Основные характеристики ЗУ
• информационная емкость;
• быстродействие;
• время хранения информации.
1. Информационная емкость N – число бит памяти в накопителе ЗУ;
2. Число слов ЗУ n – число адресов слов в накопителе ЗУ;
3. Разрядность m – число разрядов в накопителе ЗУ;
4. Число циклов перепрограммирования NcY – число циклов запись-стирание, при которой ЗУ работоспособно;
5. Потребляемая мощность в установившемся режиме Pcc;
6. Потребляемая мощность в режиме хранения Pccs;
7. Время хранения tsG .
Разрядностью электронного (в частности, периферийного) устройства или шины называется количество разрядов (битов), одновременно обрабатываемых этим устройством или передаваемых этой шиной.
22
Т — триггер называют счетным триггером, или как его еще называют — счетчиком до двух, или делителем на 2 — так как он делит входную частоту на 2.
Т-триггеры бывают динамические и статические. Динамические Т-триггеры сейчас практически не используются. Поэтому их рассматривать не будем.
Статический Т-триггер может быть синхронным и асинхронным. Статические Т-триггеры со статическим управлением бывают только двухступенчатые.
Асинхронный Т-триггер не имеет входа разрешения переключения Т, поэтому переключение триггера в противоположное состояние происходит при изменении логического уровня на входе С.
Таблица истинности синхронного Т-триггера:
|
T |
Q(t) |
Q(t+1) |
|
0 |
0 |
0 |
|
0 |
1 |
1 |
|
1 |
0 |
1 |
|
1 |
1 |
0 |
УГО такого Т-триггера:
Условное графическое обозначение синхронного Т-триггера
Самое распространенное применение Т-триггера — делитель частоты на 2. Для использования его в таком качестве на вход Т подают лог. 1, а на вход С подают исходную частоту. С выхода Q снимаю частоту в два раза меньше.
D-триггер, также как и другие типы триггеров имеют два устойчивых состояния. D-триггеры имеет в своем составе два входа: информационный — D и вход синхронизации C, т.е. D-триггер всегда синхронный.Асинхронных D-триггеров не существует.
Принцип работы D-триггера заключается в том, что при поступлении синхросигнала в триггер записывается значение, которое в этот момент установлено на информационном входе D. В другое время (при отсутствии синхросигнала) изменение значений на входе D никакого воздействия на состояние триггера не оказывает. Вот диаграмма работы D-триггера:
Вначале на адресную шину подается номер строки и активизируется сигнал RAS (Row Access Strobe — сигнал доступа к строкам памяти) командной шины.
2 Получив сигнал RAS модуль памяти считывает с адресной шины номер строки и сохраняет его во внутреннем регистре.
3. Указанная строка полностью считывается в буферный усилитель.
4. По истечении некоторого времени (определяемого характеристиками модуля памяти) на адресной шине выставляется номер ячейки в выбранной строке (фактически, адрес столбца), после чего активизируется сигнал CAS (Column Access Strobe — сигнал доступа к столбцам памяти). Задержка между сигналами RAS и CAS обозначается как RAS to CAS Delay или tRCD.
5. Получив сигнал CAS, а с ним и номер ячейки, модуль памяти передает содержимое указанной ячейки из буферного усилителя на шину данных. На это, естественно, требуется время, называемое CAS Latency или tCL.
Если вместо чтения данных необходимо осуществить их запись, на командной шине устанавливается активный сигнал WE (Write Enable — разрешение записи). Тогда на данном этапе модуль памяти записывает значения с шины данных в указанную ячейку буферного усилителя.
разрядность шины — 32 или 64 бита, шина мультиплексированная (адрес и данные передаются по одним и тем же линиям)
Рис. 1. Шеститранзисторная ячейка статической двоичной памяти (бит) SRAM
Тем не менее, высокое энергопотребление не является принципиальной особенностью SRAM, оно обусловлено высокими скоростями обмена с данным видом внутренней памяти процессора. Энергия потребляется только в момент изменения информации в ячейке SRAM.
SRAM применяется в микроконтроллерах и ПЛИС, в которых объём ОЗУ невелик (единицы килобайт), зато нужны низкое энергопотребление (за счёт отсутствия сложного контроллера динамической памяти), предсказываемое с точностью до такта[5] время работы подпрограмм и отладка прямо на устройстве.
В устройствах с большим объёмом ОЗУ рабочая память выполняется как DRAM. SRAM’ом же делают регистры и кеш-память.
Динамическая оперативная память (DRAM – Dynamic Random Access Memory) – энергозависимая память с произвольным доступом, каждая ячейка которой состоит из одного конденсатора и нескольких транзисторов. Конденсатор хранит один бит данных, а транзисторы играют роль ключей, удерживающих заряд в конденсаторе и разрешающих доступ к конденсатору при чтении и записи данных.
Адрес преобразуется в две составляющие – адрес строки и адрес столбца, и передается в соответствующие дешифраторы.
Дешифратор адреса строки определяет, с какой строки надо провести чтение или запись, и выдает на эту строку напряжение.
Дешифратор адреса столбца при чтении данных определяет, какие из считанных бит данных были запрошены и должны быть выданы в шину памяти. При записи данных дешифратор определяет, в какие столбцы надо подать команды записи.
23
Комбинационные логические схемы – это схемы, состоящие из комбинации элементов И, ИЛИ, инверторов и образующие более сложные схемы. Выход комбинационных логических схем является функцией состояний их входов, типов используемых элементов и их соединений между собой. Наиболее часто встречающимися комбинационными логическими схемами являются шифраторы, дешифраторы, мультиплексоры, преобразователи кодов и арифметические схемы.
Последовательностные цифровые устройства (ПЦУ) характеризуются тем, что выходные сигналы зависят не только от текущих значений входных сигналов, но и от последовательности значений входных сигналов, поступивших на входы в предшествующие моменты времени. Структурная схема ПЦУ показана на рисунке:
КЦУ — комбинационное цифровое устройство, ЗУ — запоминающие устройство, Т1, T2 ...ТК — ячейки памяти (триггер), т. е. ПЦУ обладают памятью.
Рисунок 3.2.3.5 - Диаграмма работы однорязрядного двоичного сумматора
Одноразрядные сумматоры имеют три входа и обеспечивает сложение разрядов слагаемых и переносом из предыдущего разряда. (см. таблицу 3.2.3.2).
|
Xi |
Yi |
Pi |
Si |
Pi+1 |
|
0 |
0 |
0 |
0 |
0 |
|
0 |
0 |
1 |
1 |
0 |
|
0 |
1 |
0 |
1 |
0 |
|
0 |
1 |
1 |
0 |
1 |
|
1 |
0 |
0 |
1 |
0 |
|
1 |
0 |
1 |
0 |
1 |
|
1 |
1 |
0 |
0 |
1 |
|
1 |
1 |
1 |
1 |
1 |
Шина адреса — компьютерная шина, используемая центральным процессором или устройствами, способными инициировать сеансы DMA, для указания физического адреса словаОЗУ (или начала блока слов), к которому устройство может обратиться для проведения операции чтения или записи.
Шина данных — шина, предназначенная для передачи информации. В компьютерной технике принято различать выводы устройств по назначению: одни для передачи информации (например, в виде сигналов низкого или высокого уровня), другие для сообщения всем устройствам (шина адреса) — кому эти данные предназначены.
24
Арифме́тико-логи́ческое устро́йство (АЛУ) (англ. arithmetic and logic unit, ALU) — блок процессора, который под управлениемустройства управления (УУ) служит для выполнения арифметических и логических преобразований (начиная от элементарных) над данными, называемыми в этом случае операндами. Разрядность операндов обычно называют размером машинного слова.
АЛУ могёт выполнять следующие операции:
25
Разрядность шины Данных определяет хар-ку
1) системной шины
2)процессора
3)оперативной памяти
4)винчестера
Разрядность шины Адреса опеределяет
1)разрядность процессора
2)разрядность оперативной памяти
3)объем адресуемой памяти
4)объем хранящихся данных
Оперативная память аппаратно реализуется на
1) микросхемах
2)платах
3) БИС
4) ИС
25
Асинхронные триггеры – это такие триггеры, которые изменяют свое состояние при изменении сигналов на управляющих входах. В отличии от асинхронных триггеров,синхронные триггеры изменяют свое состояние только после прихода синхросигнала, независимо от того, когда изменились сигналы на других управляющих входах.
Триггеры, как правило, имеют два выхода — один прямой и один инверсный. Количество входов определяется типом триггера и выполняемой им функцией.
Наибольшее распространение получили несколько типов триггеров:
АЦП последовательного счета
Этот преобразователь является типичным примером последовательных АЦП с единичными приближениями и состоит из компаратора, счетчика и ЦАП (рис. 8). На один вход компаратора поступает входной сигнал, а на другой - сигнал обратной связи с ЦАП.
26
Демультиплексором называют устройство, в котором сигналы с одного информационного входа поступают в желаемой последовательности по нескольким выходам в зависимости от кода на адресных шинах. Таким образом, демультиплексор в функциональном отношении противоположен мультиплексору. Демультиплексоры обозначают через DMX или DMS.
|
Рис. 1.13. Функциональная |
Рис. 1.14. Схема демультиплексора |
Условное графическое обозначение (УГО) демультиплексора «1 в 4».
Демультиплексор — это логическое устройство, предназначенное для переключения сигнала с одного информационного входа
Сигналы на адресных входах определяют, какой конкретно информационный канал подключен к выходу. Если между числом информационных входов и числом адресных входов действует соотношение , то такой мультиплексор называют полным. Если , то мультиплексор называют неполным.
27
28
29