Если у вас возникли сложности с курсовой, контрольной, дипломной, рефератом, отчетом по практике, научно-исследовательской и любой другой работой - мы готовы помочь.
Предоплата всего
Подписываем
Построение циклического (n,k)-кода
Цель лабораторной работы
Цель работы: изучение принципа формирования комбинаций избыточного циклического (n, k)-кода, метода обнаружения и исправления ошибок в принятой комбинации и построение кодирующего и декодирующего устройств.
Основные сведения о циклических кодах
Двоичный код - сочетание единиц и нулей, соответствующих определенному символу или цифре, которую надо передать.
При передаче кодовой комбинации по каналу связи, она может быть изменена из-за искажений в канале передачи данных.
Простой код характеризуется тем, что отдельные его кодовые комбинации могут отличаться друг от друга лишь одним разрядом. Поэтому даже один ошибочно принятый разряд приводит к замене одной кодовой комбинации другой и, следовательно, к неправильному приему сообщения в целом.
Одним из методов борьбы с ошибками - является введение избыточности (добавляются проверочные разряды). Например, при 5 - элементном простом коде МТК-2 число кодовых комбинаций 25 = 32, а при избыточном кодировании с одним добавочным разрядом число кодовых комбинаций равно 26 = 64.
Введение дополнительных разрядов уменьшает информационную скорость передачи, измеряемую в бит/с.
В избыточных (корректирующих или помехоустойчивых) кодах для передачи информации используется лишь часть кодовых комбинаций (разрешенные комбинации), отличающиеся друг от друга более, чем в одном разряде. Все остальные комбинации не используются для передачи и относятся к числу неразрешенных (запрещенных). В процессе передачи разрешенных комбинаций возможен переход их в запрещенные. Избыточный код позволяет обнаружить этот переход, т.е. обнаружить ошибку.
Важной характеристикой кода является минимальное кодовое расстояние dmin между различными парами кодовых комбинаций, определяемое как число разрядов в которых эти комбинации отличаются друг от друга.
Для простых (безызбыточных) кодов dmin = 1.
Минимальное кодовое расстояние dmin связано с числом или кратностью обнаруживаемых и исправляемых t ошибок следующим образом:
Кратность ошибки - количество разрядов пораженных помехами в кодовой комбинации.
Нужно отметить, что dmin лишь частично характеризует корректирующие свойства кода, так как во многих случаях код обеспечивает обнаружение ошибок и более высокой кратности.
Избыточностью кода называется отношение , где r - число проверочных разрядов; n - длина кодовой комбинации, а называют скоростью кода.
Для исправления однократной ошибки (t =1) число проверочных разрядов должно отвечать неравенству:
log2(n + 1) или 2r(n + 1). (1)
В общем случае, при исправлении ошибок кратности t, число проверочных разрядов должно отвечать неравенству:
где .
Алгоритм формирования комбинаций циклического (n, k)-кода
При построении двоичных циклических кодов кодовые комбинации длины n принято представлять в виде полиномов степени (n -1):
F(x) = an-1xn-1 + an-2xn-2 + ...+ a1x + a0,
где a0, a1, ...,an-1 - коэффициенты, принимающие значения 0 или 1.
Например, кодовую комбинацию 1001101 можно записать в виде:
F(x) = x6 + x3 + x2 + 1.
Поэтому циклические коды часто называют полиномиальными кодами.
Название циклического кода происходит от его основного свойства, заключающегося в том, что циклический сдвиг элементов разрешенной кодовой комбинации дает также разрешенную кодовую комбинацию, принадлежащую этому же циклическому коду (например, и т. д.).Другое свойство циклического кода состоит в том, что при суммировании по модулю два (mod2) двух разрешенных кодовых комбинаций также образуется разрешенная кодовая комбинация.
Циклический код в его полиномиальном представлении можно определить как множество многочленов степени (n -1) и меньше, каждый из которых делится без остатка на некоторый многочлен P(x) степени r, называемый образующим или порождающим многочленом кода.
Порождающий многочлен циклического кода, исправляющего однократные ошибки, должен быть неприводимым, то есть не должен делиться ни на какой другой полином с двоичными коэффициентами и, как правило, должен быть примитивным [3].
Рассмотрим построение комбинации систематического циклического (n,k)-кода. Будем полагать, что порождающий многочлен задан. Алгоритм формирования циклического кода будет следующим:
Рассмотрим пример построения циклического кода для информационного полинома вида G(x) = x4 + x2 + x. Этот информационный полином G(x) соответствует двоичной кодовой комбинации 10110.
Пусть порождающий многочлен имеет вид: P(x) = x4 + x + 1. В соответствии с неравенством (1) максимальная длина кодовой комбинации циклического кода n = 2r - 1 равна 15 (полный код). Однако, на практике часто выбирают длину комбинации n1 < 2r - 1. Образующийся при этом циклический код называют укороченным. Следует иметь ввиду, что укорочение происходит за счет уменьшения числа информационных разрядов k.
Корректирующая способность укороченного циклического кода не ниже корректирующей способности исходного полного циклического кода. Техника кодирования и декодирования в обоих случаях одна и та же. Однако, циклический сдвиг элементов разрешенной кодовой комбинации укороченного циклического кода не всегда приводит к образованию разрешенной кодовой комбинации. Поэтому укороченные коды относят к числу псевдоциклических.
В нашем примере разрядность исходного кода (информационного полинома G(x)) равна 5. Число проверочных разрядов определяется степенью порождающего многочлена (у нас - это 4). В итоге разрядность комбинации циклического кода равна 9, то есть мы получим укороченный код (9, 5).
Выполним первую операцию построения систематического циклического кода - умножения на x4 информационного полинома G(x). Получим полином G(x)x4 = x8 + x6 + x5.
Умножению информационного полинома G(x) на x4 соответствует добавление справа четырех нулей к двоичному представлению G(x), т.е. 101100000.
Вторая операция - деление G(x)x4 на порождающий многочлен P(x):
Здесь операция вычитания заменяется операцией сложения по mod 2. Операция суммирования по mod 2 выполняется по следующему алгоритму:
1 1 = 0; 0 0 = 0; 1 0 = 1; 0 1= 1
Та же операция деления в двоичном коде имеет вид:
Третья операция - построение комбинации циклического кода F(x):
F(x) = G(x)x(n-k) R(x) =
Полученный результат в двоичном коде имеет вид:
Сделаем проверку полученного циклического кода, представленного полиномом F(x), делением этого полинома на порождающий многочлен P(x). Остаток от деления должен быть нулевым.
Та же операция в двоичном коде:
Итак, для заданного информационного кода G(x) разрядностью 5 получен укороченный циклический код разрядностью 9, т. е. код (n, k) = (9, 5). Минимальное кодовое расстояние (расстояние Хэмминга) для этого кода равно dmin = 3, то есть он позволяет обнаруживать все ошибки кратностью 2 или исправлять однократные ошибки (t = 1). В режиме обнаружения данный код может обнаруживать и часть ошибок более высокой кратности.
Общее число кодовых комбинаций рассматриваемого кода Nобщ = 29 = 512; число разрешенных кодовых комбинаций Nразр = 25 = 32; число запрещенных кодовых комбинаций Nзапр = Nобщ - Nразр = 480.
Избыточность данного кода равна а кодовая скорость -
Для получения всех ненулевых разрешенных комбинаций (для кода (9,5) – это 25-1=31) составляют порождающую матрицу называемую также образующей или производящей матрицей, которая состоит из единичной матрицы размерности k,k (для кода (9,5) – это 5,5) и матрицы проверочных элементов размерности k,n-k (для кода (9,5) – это 5 , 4).
Единичная матрица имеет вид:
Для нахождения строк матрицы проверочных элементов выполняется деление многочлена вида на порождающий многочлен. Полученные на каждом шаге деления остатки и являются строками проверочной матрицы . Пример получения проверочных элементов для кода (9,5) и порождающего многочлена P(x)=10011 имеет вид:
Порождающая матрица для рассматриваемого примера будет иметь вид:
Каждая строка этой матрицы является разрешенной кодовой комбинацией кода (9,5). Для получения остальных разрешенных кодовых комбинаций необходимо каждую строку матрицы сложить по mod2 с каждой строкой, затем с двумя строками, с тремя и т.д.Например, сложение первой строки со второй даст разрешенную комбинацию вида: 110001110, сложение всех пяти строк также даст разрешенную комбинацию вида: 111110111.
Для определения минимального кодового расстояния циклического кода (n,k) следует составить его проверочную матрицу , которая получается путем транспонирования (замены местами строк и столбцов) матрицы проверочных элементов с последующим дописыванием справа элементов единичной матрицы размерностью (n-k). В нашем случае проверочная матрица циклического кода (9,5) имеет вид:
Минимальное кодовое расстояние равно минимальному числу столбцов, построчная сумма по mod2 элементов которых дает нулевой столбец.
При наличии двух одинаковых столбцов в проверочной матрице минимальное кодовое расстояние =2, а при их отсутсутствии- и определяется путем перебора.
Для кода (9,5) минимальное число столбцов, дающее при построчном суммировании по mod2 нулевой столбец, равно трем (эти столбцы отмечены знаком (*) в матрице ). Следовательно, минимальное кодовое расстояние циклического кода (9,5) =3, что позволяет ему гарантированно исправить однократную или обнаружить двукратную ошибку.
Структурная схема кодирующего устройства
Структурная схема кодирующего устройства для кода (9,5) и порождающего многочлена P(x)= x4 + x + 1, построенная в соответствии с указанными правилами, приведена на рис.1
Рис.1. Структурная схема кодера циклического кода (9,5) для
В представленной схеме кодера имеется 4 триггера: T1, T2, T3 и T4, в качестве ячеек памяти, и 2 сумматора по mod 2: C1 и C2, а также- два ключа, роль которых выполняют схемы И1 и И2, и схема ИЛИ. Схема тактируемая.
Схема кодера работает следующим образом.
Информационный полином G(x) поступает на сумматор C2, что реализует операцию умножения G(x) на х4. Получаемое на выходе сумматора C2 произведение х4G(x) далее делится на порождающий многочлен P(x), что реализуется с помощью обратных связей через схему И1. Пока поступает информационная кодовая комбинация G(x), то есть в нашем случае - с 1го по 5й такты, схема И1 открыта, а схема И2 закрыта вследствие чего информационные элементы поступают на выход кодера. После k тактов, где k - число информационных разрядов, ключ И1 размыкается, а ключ И2 замыкается и с регистра сдвига на выход кодера считывается остаток от деления R(x). В последующие такты с 6го по 9й через схему И2 остаток от деления выводится в канал связи. Состояние триггеров на каждом такте работы схемы для показано в табл.1.
Подробнее описание работы устройства кодирования приведено в приложении.
Таблица 1
|
Такты |
Вход G(x) |
T1 |
T2 |
T3 |
T4 |
Выход F(x) |
|
1 |
1 |
1 |
1 |
0 |
0 |
1 |
|
2 |
0 |
0 |
1 |
1 |
0 |
0 |
|
3 |
1 |
1 |
1 |
1 |
1 |
1 |
|
4 |
1 |
0 |
1 |
1 |
1 |
1 |
|
5 |
0 |
1 |
1 |
1 |
1 |
0 |
|
6 |
|
0 |
1 |
1 |
1 |
1 |
|
7 |
|
0 |
0 |
1 |
1 |
1 |
|
8 |
|
0 |
0 |
0 |
1 |
1 |
|
9 |
|
0 |
0 |
0 |
0 |
1 |
Принципы обнаружения и исправления ошибок в принятой кодовой комбинации циклического кода
Переданная кодовая комбинация двоичного циклического кода, представленная полиномом F(x), из-за искажений единичных элементов в каналах связи может быть принята с ошибками и иметь вид некоторого полинома Н(х). Если просуммировать по mod2 одноименные разряды F(х) и Н(х), то получим
F(х)Н(х)=Е(х),
где Е(х) – полином ошибок.
Разрядность полинома ошибок такая же, как и разрядность комбинации F(х) циклического кода. При этом ненулевые разряды в Е(х) указывают на ошибочные элементы в принятой кодовой комбинации Н(х). При отсутствии ошибок полином Е(х) состоит из одних нулей.
Принимая во внимание вышеприведенные обозначения, принятую кодовую комбинацию можно представить следующим образом:
Для обнаружения ошибок в принятой кодовой комбинации Н(х) следует разделить Н(х) на порождающий многочлен Р(х). Результат деления укажет на наличие или отсутствие ошибки в принятой кодовой комбинации Н(х). Если деление дает нулевой остаток, то ошибки отсутствуют или не обнаружены. Если же в результате деления полинома Н(х) на порождающий многочлен Р(х) остаток R’(х) отличен от нуля , то это означает что принятая кодовая комбинация Н(х) содержит ошибки (рис 2).
R’(x) =
Рис.2. Схема выявления ошибок в принятой кодовой комбинации H(x)
Вид ненулевого остатка R’(x), называемого синдромом ошибки S(х), имеет однозначное соответствие с ошибочным разрядом и видом полинома однократной ошибки Е(х) для всех кодовых комбинаций Н(х) циклического кода. Например, для циклического кода (9,5) при заданном порождающем многочлене P(x)= x4 + x + 1 остаток R’(x) всегда будет иметь вид S(х)=0011, если ошибка возникла в пятом разряде входной кодовой комбинации, т.е. в младшем информационном разряде, независимо от вида переданной кодовой комбинации F(х).
Следует отметить, что остаток R’(x), получаемый при делении полинома Н(х), на порождающий многочлен Р(х), имеет такой же вид, как и остаток от деления Е(х) на Р(х), поскольку полином F(х) делится на Р(х) без остатка.
Кратность обнаруживаемых ошибок в принятой кодовой комбинации циклического кода определяется минимальным кодовым расстоянием dmin этого кода. Для циклического кода (9,5) значение dmin=3, что обеспечивает гарантированное обнаружение всех однократных и двукратных ошибок. Кроме того, код позволяет обнаруживать часть ошибок более высокой кратности, начиная с веса, равного dmin и более. Код не обнаруживает ошибки, если полином ошибки имеет вид разрешенной кодовой комбинации.
Для исправления однократной ошибки в принятой кодовой комбинации Н(х) необходимо определить место ошибки. С этой целью также производится деление полинома Н(х) на порождающий многочлен Р(х). Для определенности вновь обратимся к коду (9,5). Если на 9ом такта в регистре-делителе (декодирующем регистре) будет зафиксирована хотя бы одна единица, то деление продолжается до тех пор, пока в регистре-делителе не будет зафиксирована “особая” кодовая комбинация. Вид этой комбинации зависит только от вида порождающего многочлена Р(х) и длины n комбинации циклического кода F(х), причем находится “особая” кодовая комбинация как остаток от деления хn на P(x) [3]. В нашем случае, для кода (9,5) и порождающего многочлена Р(х)=х4+х+1 “особая” кодовая комбинация, всегда имеет вид 1010.
Номер такта, на котором в регистре-делителе возникает “особая” кодовая комбинация, указывает место ошибочного разряда в принятой кодовой комбинации Н(х). При считывании этой комбинации из буферного регистра ошибочный разряд должен быть исправлен (инвертирован).
Циклический код (9,5) гарантированно исправляет только однократные ошибки. Ошибки более высокой кратности код (9,5) не исправляет.
Заметим также, что деление полинома Н(х) на многочлен Р(х) и считывание информации из буферного регистра после 9го такта целесообразно осуществлять под действием “быстрых” тактовых импульсов. Это позволит без задержки принять из канала связи и обработать следующую кодовую комбинацию Н(х).
Декодирующее устройство циклического кода (9,5), обеспечивающее обнаружение ошибок
Структурная схема декодера, точнее- его декодирующего регистра, строится по тем же правилам, что и кодера. В состав декодера циклического кода (9,5), обнаруживающего все однократные и двукратные, а также ряд ошибок более высокой кратности в принятой кодовой комбинации Н(х), входят: буферный регистр на 9 разрядов, декодирующий регистр (регистр-делитель), схема ИЛИ–НЕ, схема И, а также – управляющее устройство, замыкающее ключ К после 9го такта (на схеме устройство не показано) (рис.3). На вход декодирующего регистра поступает кодовая комбинация H(x), которая делится на порождающий многочлен P(x).По окончании деления, после 9ти тактов, в триггерах Т1Т4 декодирующего регистра декодера записывается и остаток от деления. Если при этом хотя бы один из триггеров Т1Т4 находится в единичном состоянии, то это означает, что в принятой кодовой комбинации Н(х) имеется ошибка. Для обнаружения ошибки деление продолжается до 14го такта включительно, но уже “быстрыми” тактовыми импульсами и на каждом из этих тактов сигналы с выходов триггеров Т1Т4 поступают на вход схемы ИЛИ–НЕ. На выходе схемы ИЛИ–НЕ формируется нулевой сигнал, который при замкнутом ключе К поступает на второй вход схемы И. На первый же вход этой схемы И поступает кодовая комбинация Н(х) из буферного регистра декодера циклического кода. Под действием нулевого сигнала с выхода схемы ИЛИ-НЕ схема И запирается и кодовая комбинация Н(х) не поступает из буферного регистра на выход схемы декодера.
Если же все триггеры Т1Т4 декодирующего регистра декодера обнулены после 9го такта, то на выходе схемы ИЛИ–НЕ с 10го по 14й такт имеет место единичный сигнал. Тогда схема И пропускает на выход декодера безошибочно принятую (или с необнаруженными ошибками) кодовую комбинацию из буферного регистра, причем потребителю направляются первые пять разрядов, составляющих информационную кодовую комбинацию G(х).
Наглядной иллюстрацией работы декодирующего регистра декодера могут служить таблицы состояний его триггеров. В качестве примера такие таблицы даны для комбинации циклического кода F(х)=101101111 в случае, когда ошибок нет (табл.2); и в случае, когда ошибка произошла во 2ом разряде (табл.3); - во 2м и 3м разрядах (табл.4);- в 1м , 3м и 5м разрядах (табл.5) и- в 1м ,4м и 5м разрядах (табл.6).
H(x)=101101111; E(x)=000000000 Таблица 2
|
Такты(1-9) и “быстрые” такты (10-14) |
Информация на входе декодера Н(х) |
Состояние триггеров декодирующего регистра |
Информация на Информация на выходе схемы выходе декодера ИЛИ-НЕ после 9-го такта |
||||
|
Т1 |
Т2 |
Т3 |
Т4 |
||||
|
1 |
1 |
1 |
0 |
0 |
0 |
||
|
2 |
0 |
0 |
1 |
0 |
0 |
||
|
3 |
1 |
1 |
0 |
1 |
0 |
||
|
4 |
1 |
1 |
1 |
0 |
1 |
||
|
5 |
0 |
1 |
0 |
1 |
0 |
||
|
6 |
1 |
1 |
1 |
0 |
1 |
||
|
7 |
1 |
0 |
0 |
1 |
0 |
||
|
8 |
1 |
1 |
0 |
0 |
1 |
||
|
9 |
1 |
0 |
0 |
0 |
0 |
||
|
10 |
– |
0 |
0 |
0 |
0 |
1 |
1 |
|
11 |
– |
0 |
0 |
0 |
0 |
1 |
0 |
|
12 |
– |
0 |
0 |
0 |
0 |
1 |
1 |
|
13 |
– |
0 |
0 |
0 |
0 |
1 |
1 |
|
14 |
– |
0 |
0 |
0 |
0 |
1 |
0 |
Таким образом, как видно из табл.2, в случае отсутствия ошибок в принятой кодовой комбинации H(x), на выходе декодера формируется пятиразрядная кодовая комбинация G(x).
Примечание. После записи входной кодовой комбинации в буферный регистр, на вход кодера, с 10ого по 14й такты, включительно, поступает логический ноль.
H(x)=111101111; E(x)=010000000 Таблица 3
|
Такты(1-9) и “быстрые” такты (10-14) |
Информация на входе декодера Н(х) |
Состояние триггеров декодирующего регистра |
Информация на Информация на выходе схемы выходе декодера ИЛИ-НЕ после 9-го такта |
||||
|
Т1 |
Т2 |
Т3 |
Т4 |
||||
|
1 |
1 |
1 |
0 |
0 |
0 |
||
|
2 |
1 |
1 |
1 |
0 |
0 |
||
|
3 |
1 |
1 |
1 |
1 |
0 |
||
|
4 |
1 |
1 |
1 |
1 |
1 |
||
|
5 |
0 |
1 |
0 |
1 |
1 |
||
|
6 |
1 |
0 |
0 |
0 |
1 |
||
|
7 |
1 |
0 |
1 |
0 |
0 |
||
|
8 |
1 |
1 |
0 |
1 |
0 |
||
|
9 |
1 |
1 |
1 |
0 |
1 |
||
|
10 |
– |
1 |
0 |
1 |
0 |
0 |
– |
|
11 |
– |
0 |
1 |
0 |
1 |
0 |
– |
|
12 |
– |
1 |
1 |
1 |
0 |
0 |
– |
|
13 |
– |
0 |
1 |
1 |
1 |
0 |
– |
|
14 |
– |
1 |
1 |
1 |
1 |
0 |
– |
Итак, как видно из табл.3, декодер обнаруживает ошибку во 2ом разряде принятой кодовой комбинации H(x) (см. комбинацию синдрома ошибки S(x)=1011, зафиксированную на 9ом такте в декодирующем регистре), и блокирует выдачу информации потребителю из буферного регистра.
Примечание. Горизонтальная стрелка в таблице (здесь и в последующих таблицах) указывает направление от старшего к младшему разряду кодовой комбинации.
H(x) = 110101111; E(x) = 011000000 Таблица 4
|
Такты(1-9) и “быстрые” такты (10-14) |
Информация на входе декодера Н(х) |
Состояние триггеров декодирующего регистра |
Информация на Информация на выходе схемы выходе декодера ИЛИ-НЕ после 9-го такта |
||||
|
Т1 |
Т2 |
Т3 |
Т4 |
||||
|
1 |
1 |
1 |
0 |
0 |
0 |
||
|
2 |
1 |
1 |
1 |
0 |
0 |
||
|
3 |
0 |
0 |
1 |
1 |
0 |
||
|
4 |
1 |
1 |
0 |
1 |
1 |
||
|
5 |
0 |
1 |
0 |
0 |
1 |
||
|
6 |
1 |
0 |
0 |
0 |
1 |
||
|
7 |
1 |
1 |
0 |
0 |
0 |
||
|
8 |
1 |
1 |
1 |
0 |
0 |
||
|
9 |
1 |
1 |
1 |
1 |
0 |
||
|
10 |
– |
0 |
1 |
1 |
1 |
0 |
– |
|
11 |
– |
1 |
1 |
1 |
1 |
0 |
– |
|
12 |
– |
1 |
0 |
1 |
1 |
0 |
– |
|
13 |
– |
1 |
0 |
0 |
1 |
0 |
– |
|
14 |
– |
1 |
0 |
0 |
0 |
0 |
– |
Из табл.4 следует, что декодер обнаруживает двукратную ошибку в принятой кодовой комбинации H(x) и блокирует выдачу информации потребителю из буферного регистра.
H(x)=000111111; E(x)=101010000 Таблица 5
|
Такты(1-9) и “быстрые” такты (10-14) |
Информация на входе декодера Н(х) |
Состояние триггеров декодирующего регистра |
Информация на Информация на выходе схемы выходе декодера ИЛИ-НЕ после 9-го такта |
||||
|
Т1 |
Т2 |
Т3 |
Т4 |
||||
|
1 |
0 |
0 |
0 |
0 |
0 |
||
|
2 |
0 |
0 |
0 |
0 |
0 |
||
|
3 |
0 |
0 |
0 |
0 |
0 |
||
|
4 |
1 |
1 |
0 |
0 |
0 |
||
|
5 |
1 |
1 |
1 |
0 |
0 |
||
|
6 |
1 |
1 |
1 |
1 |
0 |
||
|
7 |
1 |
1 |
1 |
1 |
1 |
||
|
8 |
1 |
0 |
0 |
1 |
1 |
||
|
9 |
1 |
0 |
1 |
0 |
1 |
||
|
10 |
– |
1 |
1 |
1 |
0 |
0 |
– |
|
11 |
– |
0 |
1 |
1 |
1 |
0 |
– |
|
12 |
– |
1 |
1 |
1 |
1 |
0 |
– |
|
13 |
– |
1 |
0 |
1 |
1 |
0 |
– |
|
14 |
– |
1 |
0 |
0 |
1 |
0 |
– |
Как видно из табл.5, декодер обнаруживает данную трехкратную ошибку в принятой кодовой комбинации H(x) и блокирует выдачу информации потребителю из буферного регистра.
H(x)= 001011111; E(x)= 100110000 Таблица 6
|
Такты(1-9) и “быстрые” такты (10-14) |
Информация на входе декодера Н(х) |
Состояние триггеров декодирующего регистра |
Информация на Информация на выходе схемы выходе декодера ИЛИ-НЕ после 9-го такта |
||||
|
Т1 |
Т2 |
Т3 |
Т4 |
||||
|
1 |
0 |
0 |
0 |
0 |
0 |
||
|
2 |
0 |
0 |
0 |
0 |
0 |
||
|
3 |
1 |
1 |
0 |
0 |
0 |
||
|
4 |
0 |
0 |
1 |
0 |
0 |
||
|
5 |
1 |
1 |
0 |
1 |
0 |
||
|
6 |
1 |
1 |
1 |
0 |
1 |
||
|
7 |
1 |
0 |
0 |
1 |
0 |
||
|
8 |
1 |
1 |
0 |
0 |
1 |
||
|
9 |
1 |
0 |
0 |
0 |
0 |
||
|
10 |
– |
0 |
0 |
0 |
0 |
1 |
0 |
|
11 |
– |
0 |
0 |
0 |
0 |
1 |
0 |
|
12 |
– |
0 |
0 |
0 |
0 |
1 |
1 |
|
13 |
– |
0 |
0 |
0 |
0 |
1 |
0 |
|
14 |
– |
0 |
0 |
0 |
0 |
1 |
1 |
Таким образом, представленные в табл.6 данные свидетельствуют о том, что декодер не в состоянии обнаружить указанную трехкратную ошибку в принятой кодовой комбинации H(x) и выдаёт потребителю кодовую комбинацию со всеми ошибками, т.е. комбинацию 00101.
Структурная схема декодирующего устройства циклического кода (9,5), обеспечивающего исправление однократной ошибки в принятой кодовой комбинации Н(х)
Схема декодирующего регистра декодера строится аналогично предыдущему случаю и осуществляет операцию деления Н(х) на порождающий многочлен Р(х) (рис.4). Как отмечалось ранее, в триггерах декодирующего регистра декодера на 9м такте оказывается записанной в обратном порядке кодовая комбинация – синдром ошибки S(х).
Если ошибка имела место в 1м разряде принятой кодовой комбинации, то после 10го такта в ячейках регистра Т1Т4 будет записана “особая” кодовая комбинация 1010. При ошибке во втором разряде комбинации Н(х) “особая” кодовая комбинация будет сформирована после одиннадцатого такта. Соответственно, при ошибке в 3м разряде принятой кодовой комбинации Н(х) “особая” кодовая комбинация будет сформирована уже после двенадцатого такта. И так далее, вплоть до четырнадцатого такта, включительно. При этом следует помнить, что такты с 10го по14ый являются “быстрыми”.
Сигналы с выходов триггеров Т1Т4 поступают на вход дешифратора “особой” кодовой комбинации 1010, с выхода которого, после замыкания ключа К, сигнал поступает на второй вход сумматора С3 по mod2. Этот сигнал равен 0, если на входе дешифратора кодовая комбинация отлична от “особой” (1010), и- равен 1, если эта комбинация совпадает с “особой”.
При поступлении на сумматор С3 сигнала 1 с выхода дешифратора “особой” кодовой комбинации, на другой вход сумматора С3 из буферного регистра будет поступать ошибочный разряд принятой кодовой комбинации Н(х), который инвертируется. В итоге, однократная ошибка в принятой кодовой комбинации Н(х) исправляется, и информационная кодовая комбинация G(х) – первые пять разрядов Н(х), с учетом исправления, направляется потребителю информации.
В табл.7, 8 и 9 показано состояние триггеров декодирующего регистра сдвига в декодере циклического кода, исправляющего однократную ошибку. В качестве примера приведена кодовая комбинация циклического кода F(х)=101101111, причем табл.7 относится к случаю, когда ошибка имела место в 3м разряде, а табл.8 – к случаю, когда ошибка была в 3м и 4м разрядах принятой кодовой комбинации Н(х).
H(x)= 100101111; E(x)= 001000000 Таблица 7
|
Такты(1-9) и “быстрые” такты (10-14) |
Информация на входе декодера Н(х) |
Состояние триггеров декодирующего регистра |
Информация на Информация на выходе дешиф- выходе декодера ратора “особой” код. комбинации после 9-го такта |
||||
|
Т1 |
Т2 |
Т3 |
Т4 |
||||
|
1 |
1 |
1 |
0 |
0 |
0 |
||
|
2 |
0 |
0 |
1 |
0 |
0 |
||
|
3 |
0 |
0 |
0 |
1 |
0 |
||
|
4 |
1 |
1 |
0 |
0 |
1 |
||
|
5 |
0 |
1 |
0 |
0 |
0 |
||
|
6 |
1 |
1 |
1 |
0 |
0 |
||
|
7 |
1 |
1 |
1 |
1 |
0 |
||
|
8 |
1 |
1 |
1 |
1 |
1 |
||
|
9 |
1 |
0 |
0 |
1 |
1 |
||
|
10 |
– |
1 |
1 |
0 |
1 |
0 |
1 |
|
11 |
– |
1 |
0 |
1 |
0 |
0 |
0 |
|
12 |
– |
0 |
1 |
0 |
1 |
1 |
1 |
|
13 |
– |
1 |
1 |
1 |
0 |
0 |
1 |
|
14 |
– |
0 |
1 |
1 |
1 |
0 |
0 |
В итоге, как следует из табл.7, декодер исправляет однократную ошибку, имевшую место в 3м разряде принятой кодовой комбинации H(x), и направляет потребителю информационную кодовую комбинацию G(x) (первые пять разрядов H(x), с учетом исправлений).
H(x)= 100001111; E(x)= 001100000 Таблица 8
|
Такты(1-9) и “быстрые” такты (10-14) |
Информация на входе декодера Н(х) |
Состояние триггеров декодирующего регистра |
Информация на Информация на выходе дешиф- выходе декодера ратора “особой” код. комбинации после 9-го такта |
||||
|
Т1 |
Т2 |
Т3 |
Т4 |
||||
|
1 |
1 |
1 |
0 |
0 |
0 |
||
|
2 |
0 |
0 |
1 |
0 |
0 |
||
|
3 |
0 |
0 |
0 |
1 |
0 |
||
|
4 |
0 |
0 |
0 |
0 |
1 |
||
|
5 |
0 |
1 |
1 |
0 |
0 |
||
|
6 |
1 |
1 |
1 |
1 |
0 |
||
|
7 |
1 |
1 |
1 |
1 |
1 |
||
|
8 |
1 |
0 |
0 |
1 |
1 |
||
|
9 |
1 |
0 |
1 |
0 |
1 |
||
|
10 |
– |
1 |
1 |
1 |
0 |
0 |
1 |
|
11 |
– |
0 |
1 |
1 |
1 |
0 |
0 |
|
12 |
– |
1 |
1 |
1 |
1 |
0 |
0 |
|
13 |
– |
1 |
0 |
1 |
1 |
0 |
0 |
|
14 |
– |
1 |
0 |
0 |
1 |
0 |
0 |
Рассмотрение данных, представленных в табл.8, показывает, что декодер циклического кода (9,5), не в состоянии исправить двукратную ошибку в принятой кодовой комбинации H(x), т.е. работа декодера в этом случае абсолютно неэффективна. Возможны также ситуации, когда декодер осуществляет ложные исправления при поступлении на его вход кодовой комбинации H(x) с двукратной ошибкой (см. табл.9) или с ошибками более высокой кратности.
H(x)= 001001111; E(x)= 100100000 Таблица 9
|
Такты(1-9) и “быстрые” такты (10-14) |
Информация на входе декодера Н(х) |
Состояние триггеров декодирующего регистра |
Информация на Информация на Выходе дешиф- выходе декодера ратора “особой” код. комбинации после 9-го такта |
||||
|
Т1 |
Т2 |
Т3 |
Т4 |
||||
|
1 |
0 |
0 |
0 |
0 |
0 |
||
|
2 |
0 |
0 |
0 |
0 |
0 |
||
|
3 |
1 |
1 |
0 |
0 |
0 |
||
|
4 |
0 |
0 |
1 |
0 |
0 |
||
|
5 |
0 |
0 |
0 |
1 |
0 |
||
|
6 |
1 |
1 |
0 |
0 |
1 |
||
|
7 |
1 |
0 |
0 |
0 |
0 |
||
|
8 |
1 |
1 |
0 |
0 |
0 |
||
|
9 |
1 |
1 |
1 |
0 |
0 |
||
|
10 |
– |
0 |
1 |
1 |
0 |
0 |
0 |
|
11 |
– |
0 |
0 |
1 |
1 |
0 |
0 |
|
12 |
– |
1 |
1 |
0 |
1 |
0 |
1 |
|
13 |
– |
1 |
0 |
1 |
0 |
0 |
0 |
|
14 |
– |
0 |
1 |
0 |
1 |
1 |
1 |
Анализируя данные, представленные в табл.9, нетрудно заметить, что в рассматриваемом случае, при двукратной ошибке в принятой кодовой комбинации H(x), декодер не только не исправляет эту ошибку , но и производит ложное исправление, в результате чего на выход поступает кодовая комбинация с трехкратной ошибкой.
В заключение необходимо отметить, что рассмотренные в данной методической разработке случаи обнаружения и исправления ошибок декодером циклического кода (9,5) не исчерпывают всего многообразия ситуаций, имеющих место на практике. Очевидно, что ошибки могут возникать не только в информационных, но и в проверочных разрядах принятой кодовой комбинации Н(х), а также – в тех и других разрядах, одновременно. И хотя избыточные элементы, то есть поверочные разряды кодовой комбинации Н(х), потребителю не передаются, ошибки в них могут влиять на качество работы декодера как в режиме обнаружения, так и исправления ошибок. При этом, наряду с правильными решениями, принимаемыми декодером, возможны решения неверные: когда ошибки в информационных разрядах кодовой комбинации Н(х) не будут обнаружены или когда из-за ошибок в проверочных разрядах безошибочно принятые информационные разряды не будут выданы потребителю либо же в них дополнительно будут внесены ложные исправления.
Конкретное решение декодера циклического кода (9,5) всецело зависит от того, какова кратность ошибок в принятой кодовой комбинации Н(х) и как они распределены в ней между информационными и проверочными разрядами.
Задание на лабораторную работу
Содержание отчета
Отчет по лабораторной работе должен содержать:
Контрольные вопросы
Литература
стр. 378-382.
ПРИЛОЖЕНИЕ
ЦИКЛИЧЕСКОГО КОДА (9,5)
Наглядным отображением процессов, происходящих от такта к такту в схеме цифрового кодера циклического кода (9,5) может служить таблица 1 состояний триггеров этого кодера. Она приведена на стр.9 для случая, когда исходная информационная кодовая комбинация G(x) имеет вид 10110, а порождающий многочлен Р(х) представлен комбинацией 10011 (или ) . Поясним, как заполняется таблица состояний.
Обратимся к схеме кодера циклического кода (9,5) на стр.9. Перед началом работы схемы, в исходном состоянии, все четыре триггера Т1, Т2, Т3, Т4 обнулены, т.е. в каждом из них записан сигнал 0. В процессе работы кодера, с первого по пятый такт, включительно, на схему И2 подается управляющий сигнал низкого уровня, т.е. сигнал 0, а на схему И1 - управляющий сигнал высокого уровня, т.е. сигнал 1. Начиная с шестого такта и до конца работы кодера, т.е. по девятый такт включительно, управляющие сигналы, подаваемые на схемы И1 и И2 инвертируются, т.е. теперь на схему И2 поступает управляющий сигнал 1, а на схему И1 - управляющий сигнал 0. За девять тактов работы кодера на его выходе должна быть сформирована комбинация циклического кода, в нашем случае это будет F(x)=101101111.
Рассмотрим работу кодера (9.5) на первом такте. Сигнал 1, соответствующий старшему разряду (крайний символ слева) информационной кодовой комбинации G(x)=10110, поступает на вход схемы ИЛИ и на вход сумматора С2 по mod2. Поскольку изначально все триггеры Т1, Т2, Т3, Т4 схемы кодера обнулены, то на первом такте работы кодера сигнал 0 с выхода триггера Т4 поступает на первый вход схемы И2 и на второй вход сумматора С2 по mod2. С учетом того, что на первом входе сумматора С2 имеется сигнал 1, на выходе этого сумматора также формируется 1, соответствующий сигнал при этом направляется на первый вход схемы И1. На второй вход этой схемы поступает управляющий сигнал высокого уровня, т.е. сигнал 1. В результате на выходе схемы И1 формируется сигнал 1, который следует на вход триггера Т1 и на вход сумматора С1 по mod2. Под действием тактового импульса в триггер Т1 записывается сигнал 1, а сигнал 0, который изначально был записан в триггере Т1, поступает на второй вход сумматора С1 по mod2. На выходе этого сумматора формируется сигнал 1, который под действием тактового импульса записывается в триггер Т2. Соответственно, сигнал 0, который изначально был записан в триггере Т2, под действием тактового импульса переписывается в триггер Т3. Наконец, сигнал 0, который изначально был записан в триггере Т3 переписывается с помощью тактового импульса в триггер Т4.
Таким образом, на первом такте работы кодера циклического кода (9,5) имеют место следующие состояния триггеров: в Т1 и Т2 записан сигнал 1, а в Т3 и Т4 - сигнал 0.
Остается определить, какой сигнал направляется в канал связи. Обратимся к работе схем И2 и ИЛИ. На первый вход схемы И2 поступает управляющий сигнал низкого уровня - сигнал 0, а на второй вход - сигнал 0 с выхода триггера Т4, изначально записанный в этом триггере. В итоге схема И2 выдает на выходе сигнал 0, который направляется на вход схемы ИЛИ. С учетом того, что на другой вход схемы ИЛИ поступил сигнал 1 информационной кодовой комбинации G(x), на выходе схемы ИЛИ имеет место сигнал 1. Он является выходным сигналом кодера циклического кода (9,5) на первом такте его работы.
Данные о состоянии триггеров Т1, Т2, Т3 и Т4, а также- о выходном сигнале на выходе кодера показаны в первой строке таблицы.
Рассмотрим второй такт работы кодера циклического кода (9,5). Сигнал 0, соответствующий второму разряду информационной кодовой комбинации G(x)=10110, поступает на вход схемы ИЛИ и на вход сумматора С2 по mod2. На второй вход сумматора С2 поступает сигнал 0, который был записан в триггере Т4 на предыдущем (первом) такте работы кодера. В итоге, на выходе сумматора С2 по mod2 формируется сигнал 0, который направляется на первый вход схемы И1. Поскольку на втором входе этой схемы имеется управляющий сигнал высокого уровня - сигнал 1, то на выходе схемы И1 формируется сигнал 0, который следует на вход триггера Т1 и на вход сумматора С1 по mod2. Под действием тактового импульса в триггер Т1 записывается сигнал 0, а сигнал 1, который до этого был записан в триггере Т1 на предыдущем (первом) такте работы кодера, поступает на второй вход сумматора С1 по mod2. В результате, на выходе этого сумматора формируется сигнал 1, который под действием тактового импульса записывается в триггер Т2. Сигнал 1, ранее записанный в триггере Т2 на первом такте работы кодера, под действием тактового импульса переписывается в триггер Т3. Соответственно, сигнал 0, который ранее был записан в триггере Т3 на первом такте работы кодера, переписывается с помощью тактового импульса в триггер Т4.
Таким образом, на втором такте работы кодера состояние триггеров таково: в Т1 записан сигнал 0, в Т2 и Т3 - сигнал 1, в Т4 - сигнал 0.
Найдем сигнал, выдаваемый кодером в канал связи на втором такте работы кодера. На первый вход схемы И2 по-прежнему поступает управляющий сигнал низкого уровня, т.е. сигнал 0, а на второй вход - сигнал 0 с выхода триггера Т4, записанный в нем на предыдущем (первом) такте работы кодера. Тогда на выходе схемы И2 имеет место сигнал 0, поступающий на вход схемы ИЛИ. Поскольку при этом на другом входе схемы ИЛИ имеется сигнал 0 информационной кодовой комбинации G(x), то в канал связи на втором такте работы кодера направляется сигнал 0.
Сведения о состоянии триггеров Т1, Т2, Т3 и Т4, а также - о выходном сигнале кодера на втором такте его работы представлены во второй строке таблицы.
Обратимся к работе кодера циклического кода (9,5) на третьем такте. Сигнал 1, соответствующий третьему разряду информационной кодовой комбинации G(x)=10110, поступает на вход схемы ИЛИ и на вход сумматора С2 по mod2. На второй вход сумматора С2 по mod2 поступает сигнал 0, который был записан в триггере Т4 на предыдущем (втором) такте работы кодера. На выходе сумматора С2 по mod2 формируется сигнал 1, который направляется на первый вход схемы И1. На второй вход этой схемы подается управляющий сигнал высокого уровня, т.е. сигнал 1. Поэтому на ее выходе формируется сигнал 1, который поступает на вход триггера Т1 и на вход сумматора С1 по mod2. Под действием тактового импульса сигнал 1 записывается в триггер Т1, а сигнал 0, который ранее был там записан на предыдущем (втором) такте работы кодера, воздействует на второй вход сумматора С1 по mod2. На выходе этого сумматора формируется сигнал 1, который под воздействием тактового импульса записывается в триггер Т2. Сигнал 1,записанный в этом триггере на втором такте работы кодера, под действием тактового импульса переписывается в триггер Т3. Соответственно, сигнал 1, который ранее был записан в триггере Т3 на втором такте работы кодера, с помощью тактового импульса переписывается в триггер Т4.
Таким образом, на третьем такте работы кодера во всех триггерах Т1, Т2, Т3 и Т4 регистра сдвига оказываются записанными сигналы 1.
Определим сигнал на выходе кодера (9,5) на третьем такте его работы. Для этого просмотрим сигналы на выходах схем И2 и ИЛИ. На первый вход схемы И2 поступает управляющий сигнал низкого уровня, сигнал 0, а на второй вход - сигнал 0 с выхода триггера Т4, записанный там на предыдущем (втором) такте работы кодера. В итоге, на выходе схемы И2 формируется сигнал 0, направляемый на вход схемы ИЛИ. На другой вход схемы ИЛИ поступает сигнал 1 информационной кодовой комбинации G(x). Тогда на выходе схемы ИЛИ имеет место сигнал 1. В итоге, на третьем такте работы кодера циклического кода в канал связи направляется сигнал 1.
Сведения о состоянии триггеров Т1, Т2, Т3 и Т4, а также - о выходном сигнале кодера циклического кода (9,5) на третьем такте его работы фиксируются в третьей строке таблицы.
Работа кодера циклического кода (9,5) на четвертом и последующих тактах работы рассматривается совершенно аналогично вышеизложенному. При этом, следует помнить, что при формировании сигналов на выходах сумматоров С1 и С2 по mod2 и на выходе схемы И2 в каждом рассматриваемом такте работы кодера должны учитываться сигналы, записанные соответственно в триггерах Т1 и Т4 на предыдущем (по отношению к рассматриваемому) такте.
Начиная с пятого такта работы кодера, на его вход, после окончания информационной последовательности G(x), поступает сигнал 0. Это позволяет сохранить логику рассмотрения работы схемы кодера такой, какой она представлена выше.
Не следует также упускать из виду, что с пятого по девятый такты работы кодера циклического кода (9,5) на соответствующий вход схемы И2 подается управляющий сигнал высокого уровня, т.е. сигнал 1, тогда как на аналогичный вход схемы И1 подается управляющий сигнал низкого уровня, т.е. сигнал 0.
По окончании заполнения всех строк и граф таблицы состояний триггеров кодера циклического кода (9,5) следует убедиться в том, что с первого по пятый такты работы кодера (включительно) в графе F(x) записана информационная кодовая группа G(x) (в нашем примере это 10110), а с шестого по девятый такт (включительно) - остаток от деления R(x) (в нашем примере это 1111). Если это не так, то необходимо проверить правильность заполнения таблицы, начиная с первого такта.
PAGE 87