Если у вас возникли сложности с курсовой, контрольной, дипломной, рефератом, отчетом по практике, научно-исследовательской и любой другой работой - мы готовы помочь.
Предоплата всего
Подписываем
1.Конъюнкция, дизъюнкция және терістеу функцияларын іске асыратын логикалық элементтер (ЛЭ). Ақиқат кестелері, жазылу түрлері.
Логикалық көбейту амалын коньюнкция д.а. логикалық ЖӘНЕ элементі – бірнеше кірісті 1 шығысты болады.
f(x1x2)=x1*x2
|
X1 |
X2 |
f |
|
0 |
0 |
0 |
|
0 |
1 |
0 |
|
1 |
0 |
0 |
|
1 |
1 |
1 |
|
X1 |
X2 |
f |
|
0 |
0 |
0 |
|
0 |
1 |
1 |
|
1 |
0 |
1 |
|
1 |
1 |
1 |
Логикалық қосу амалын дизьюнкция деп атайды, НЕМЕСЕ элементі
f(x1x2)=x1vx2
Терістеу амалы инверсия орындайды, логикалық «емес» элементі
|
x |
f |
|
0 |
1 |
|
1 |
0 |
2. Шеффер штрихі, Пирс жебесі функцияларын іске асыратын логикалық элементтер (ЛЭ). Ақиқат кестелері, жазылу түрлері.
Көбейту ж/е терістеу амалын орындайтын, логикалық ЖӘНЕ-ЕМЕС элементтері Шеффер штрихы д.а.
|
X1 |
X2 |
y |
|
0 |
0 |
1 |
|
0 |
1 |
1 |
|
1 |
0 |
1 |
|
1 |
1 |
0 |
Қосу ж/е терістеу амалын орындайтын, логикалық НЕМЕСЕ-ЕМЕС элементін Пирс жебесі д.а.
|
X1 |
X2 |
y |
|
0 |
0 |
1 |
|
0 |
1 |
0 |
|
1 |
0 |
0 |
|
1 |
1 |
0 |
3. ЖӘНЕ, НЕМЕСЕ, ЕМЕС логикалық элементтердің схемалық жиналуы және олардың негізгі параметрлері.
ЖӘНЕ-ЕМЕС элементі (Шеффер эл-ті)
НЕМЕСЕ-ЕМЕС элементі (Пирс эл-ті)
|
х1 |
х2 |
у |
|
0 |
0 |
0 |
|
0 |
1 |
1 |
|
1 |
0 |
1 |
|
1 |
1 |
0 |
ЖӘНЕ-НЕМЕС-ЕМЕС
Негізгі параметрлері: кіріс б/ша бірігу коэф-ті-логикалық айнымалыларды беруге арналған кіріс санын анықтайды; жүктемелік қабілеті-аналогты элемнттер санын анықтайды; тез әрекеттілігі-ең маңызды параметрлердің бірі, ол сигналды таратудағы кідіріспен бағаланады; кедергіге тұрақтылығы-элементтің жұмыс істеуіне бөгет болмайтын кедергінің максимал мәнімен анықталады.
4. Модулі 2 бойынша қосындылауыш және жартылай қосындылауыш. Шартты графикалық белгіленуі, ақиқат кестесі, кез-келген базистегі схемасы.
Модуль 2 бойынша қосу(XOR)
у=х1х2
|
x0=A |
1 |
0 |
1 |
0 |
|
|
x1=B |
1 |
1 |
0 |
0 |
Функция аталуы |
|
S |
0 |
1 |
1 |
0 |
Модуль 2 б/ша қосу биты |
|
C |
1 |
0 |
0 |
0 |
Орын ауыстыру биты |
Жартылай қосындылауыш - екі кірісі және екі шығысы бар логикалық схема (екі разрядты сумматор, бинарлы сумматор). Жартылай қосындылауыш екілік қосындылауышты тұрғызу үшін қолданылады. Ол А+В суммасын есептеуге мүмкіндік береді, мұндағы А мен В – екілік санның разряды, осыдан нәтиже S және C екі бит болады, мұндағы S-модуль 2 б/ша сумманың биты, ал С – орын ауыстыру биты.
5. Толық қосындылауыш. Шартты графикалық бейнеленуі, ақиқат кестесі, кез-келген базистегі схемасы. Көпразрядты екілік сандарды қосудың мысалы.
Толық қосындылауыштың схемасы Толық қосындыл-ң шартты белгіленуі
Екілік сандарды қосуды жүзеге асыратын құрылғы – қосындылауыш деп аталады. Екі көпразрядты санды қосқанда, әрбір разряд алдыңғы разрядтан бірді алуы мүмкін немесе келесі разрядқа бірді береді. Осыны ескере отырып екі санның аттас зарядтарынан тұратын толық қосынд-ң ақиқат кестесін жазайық; Мұндағы Аi және Bi – А және В сандарының біраттас разрядтарындағы цифрлар; Pi-1 – i-1 разрядынан i-разрядына өтуші; Si – қосындылардың нәтижесі; Pi – i-разрядтан келесі разрядқа өтуші.
|
Pi-1 |
Ai |
Bi |
Si |
Pi |
|
1 |
1 |
1 |
1 |
1 |
|
1 |
1 |
0 |
0 |
1 |
|
1 |
0 |
1 |
0 |
1 |
|
1 |
0 |
0 |
1 |
0 |
|
0 |
1 |
1 |
0 |
1 |
|
0 |
1 |
0 |
1 |
0 |
|
0 |
0 |
1 |
1 |
0 |
|
0 |
0 |
0 |
0 |
0 |
Ақиқат кестесі.
6. Шифратор. Шартты графикалық белгіленуі, жұмыс істеу қағидасы. 8421-екілік код түрінде ондық сандарды шифрлеу мысалы. Шифратор – ондық сандарды екілік кодқа айналдырады. Олар цифрлық жүйелердегі құрылғыларда мәлімет енгізу үшін қолданылады. nақ.кір=2n шыг
|
С |
х |
У1 |
У2 |
У3 |
|
0 |
0 |
0 |
0 |
0 |
|
1 |
0 |
0 |
1 |
|
|
2 |
0 |
1 |
0 |
|
|
3 |
0 |
1 |
1 |
|
|
4 |
1 |
0 |
0 |
|
|
5 |
1 |
0 |
1 |
|
|
6 |
1 |
1 |
0 |
|
|
7 |
1 |
1 |
1 |
С-стробтаушы (басқарушы кіріс). Шифратордың іске қосылуы басқарушы С кірісіне т/ді, яғни, С кірісіндегі активті сигналдың болу-болмауына т/ді.
7. Дещифраторлар. Шартты графикалық белгіленуі. Екі кірісті тура (тіке) және терістейтін (инверстейтін) шығыстары болатын дешифратордың синтезделу мысалдары.Екілік сандарды ондық сандарға айналдыруда дешифраторлар қолданылады. Кірісі екілік сандар, шығысы ондық сандар үшін арналған. Көбіне цифрлық құрылғыларда қағазға басып шығаруда пайдаланылады.Кіріс саны – n,шығысы – 2n .
Екі кірісті дешифратор
|
С |
X1 |
X2 |
F |
|
0 |
0 |
0 |
F0 |
|
0 |
1 |
F1 |
|
|
1 |
0 |
F2 |
|
|
1 |
1 |
F3 |
8-сұрақ. Логика алгебрасының негізгі заңдары мен қатыстары.
Цифрлық құрылғылардың схемаларын құру барысындаоларды суреттеуші логикалық функцияларды әртүрлі мақсатқа сай(мысалы оларды қарапайым түрге келтіру үшін) түрлендіру қажет болды. Бұндай түрлендірімдер логика алгебрасының заңдары мен осы заңдардың жеке жағдайларға тікелей пайдалануға ыңғайландырып шығарылған заңдылықтарының негізінде жүргізіледі.
Коммутативтік немесе алмастырылым заңы
Х1νХ2=Х1νХ2
Х1Х2=Х1Х2
Ассоциативтік немесе біріктірілім заңы
Х3ν(Х2νХ1)=(Х3νХ2) νХ1
Х3(Х2νХ1)=(Х3Х1)Х1
Дистрибутивтік немесе таратылым заңы
Х3Х2νХ2Х1=Х2(Х3νХ1) (Х3νХ2)(Х2νХ1)=Х2ν(Х3Х1)
Де-Морган заны
х1 ν х2=х1 * х2;
х1*х2=х1 ν х2
Қарапайым амалдар:
Хν0=Х
Хν1=1
ХνХ=Х
Хν̅Х=1
Х1νХ1Х0=Х1
Х1ν̅Х1Х0=Х1νХ0
Х^0=0
Х^1=Х
Х^Х=Х
Х^̅Х=0
Х1(Х1 νХ0)=Х1
Х1(̅Х1 ν̅Х0)=Х1Х0
Бұл заңдар мен заңдылықтар-симметриялы, яғни олардың дизъюнкциялық және конъюнкциялық түрлері болады.Бұл заңдарың кейбірі дәстүрлі алгебрада қалыптасқан заңдар, сондықтан олардың дұрыстығы күмән тудырмайды,ал дәстүрлі алгебраға тән емес, жаңа заңдар мен заңдылықтардың дұрыстығына көз жеткізу аргументтерінің орындарына олардың сәйкесті мәндерін (0 мен1)қойып тексеру арқылы жүзеге асырылады.
9. Комбинациялық құрылғының синтездеу мәселесін қою. Оны синтездегенде негізгі кезеңдері.
Комбинациялық құрылғылар деп – шығыс мәні тек қана кірісіндегі айнымалыларға тәуелді болатын құрылғыларды айтады. Бірақ онын алдында түскен сигналдарды есінде сақтамайды. Комбинациялық құрылғының логикалық функциясы құрылымдық формуламен беріледі.Құрылымдық формуланың 2түрі бар:
1)СДНФ(Бірыңғай дезъюнктивтік қалыпты форма)-берілген форма логикалық функция бірге тең болған кезде минтермдердің қосындысын көрсетеді. Минтерм дегеніміз-кіріс айнымалыларының көбейтіндісі.
2)СКНФ(Бірыңғай конъюктивтік қалыпты форма)-берілген форма функция нольге тең болған кезде макстермдердің көбейтіндісін көрсетеді. Макстерм-кіріс айнымалыларының қосындысы.
Комбинациялық құрылғыларды құру келесі тәртіппен жүргізіледі:
1)құрылғының логикалық функциясына ақиқат кестесі құрылады;
2)құрылғының жұмысын сипаттайтын логикалық өрнек жазылады;
3)қажетті жағдайда логикалық өрнек ықшамдалады;
4)алынған өрнек құрылғыны құруға бағдарланған түп негіздік жинаққа сай түолендіріледі;
5)ақырғы алынған өрнек негізінде құрылғының сұлбасы құрылады.
Құрылымдық формуланы ықшамдау үшін Карно картасы немесе Вейч диаграммасы кіріс айнымалыларының саны 5тен аз болған жағдайда қолданылады.
F(x1,x2,x3)=x1vx2*x3vx1*x2v x2*x3. 2-бірыңғай коньюктивті қалыпты форма – ф-я 0-ге тең болғандағы аргументтер қосындысының көбейтіндісін көрсетеді.
|
0 |
1 |
1 |
Ф |
|
0 |
1 |
1 |
Ф |
мысалы
|
x1 |
x2 |
x3 |
y |
|
|
0 |
0 |
0 |
0 |
0 |
|
1 |
0 |
0 |
1 |
1 |
|
2 |
0 |
1 |
0 |
Ф |
|
3 |
0 |
1 |
1 |
1 |
|
4 |
1 |
0 |
0 |
0 |
|
5 |
1 |
0 |
1 |
1 |
|
6 |
1 |
1 |
0 |
Ф |
|
7 |
1 |
1 |
1 |
1 |
Y(бдқф)=х3vx2=x3vx2=x3*x2=
ЖӘНЕ-ЕМЕС базисіне өту үшін Де Морган ережесін қолданамыз.
10.Демультиплексорлар. Шартты графикалық белгіленуі, жұмыс істеу қағидасы. Ұйымдастырылуы 1-4 болатындай етіп дешифратор мен логикалық элементтер негізінде (базасында) құрылу мысалын келтіріп түсіндіріңіз.
Демультиплексор- ақпарттық кірісіндегі сигналды адрес тік код арқылы анықталған шығысқа жіберетін құрылғы,яғни тарату құрылғысы. Яғни бір сөзбен айтқанда демультиплексор кері мультиплексірлену. Шартты графикалық белгіленуі:
2суретте демультиплексердің құрылымдық сұлбасы көрсетілген. Ол шығыстары кілттермен басқарылатын дешифратордан тұрады. Адрестік кіріске берілген кодтық комбинацияға байланысты дешифратор сәйкес кілтті ашады және демультиплексор кірісі оның анықталған қосылады.
Демультиплексор,бұл комбинациялық сұлба,ол бір ақпарттық кіріс(Д), адрестік кірістерді басқаратын n ақпараттық шығыстан (у0, у1, …, уn-1) тұрады.
Адрестік кіріске түсетін екілік код n шығыстың бірін анықтайды,ол ақпараттық кірістен келетін айнымалы мәндерді анықтайды,яғни демультиплексор келесі функцияларды орныдайды:
|
Д |
А0, А1 |
у0 у1 у2 у3 |
Д |
А0, А1 |
у0 у1 у2 у3 |
|
0 1 0 1 |
0 0 0 0 0 1 0 1 |
0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 |
0 1 0 1 |
1 0 1 0 1 1 1 1 |
0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 |
n = 4 (у0, у1, у2, у3) ақпарттық шығыстан және К=2 адрестік кірістен тұратын(А0,А1) демультиплексордың кестесі:
1
&
&
&
&
y
1
1
А0
А1
Д0
Д1
Д2
Д3
Е
«1-4» демультиплексерінің схемасы және оның шартты белгісі. Бұл функция дешифратор көмегімен іске асады.
Ол шығыстары кілттермен басқарылатын дешифратордан тұрады. Адрестік кіріске берілген кодтық комбинацияға байланысты дешифратор сәйкес кілтті ашады және демультиплексор кірісі оның анықталған шығысына қосылады.
11. Мультиплексерлер.Шартты графикалық белгіленуі, жұмыс істеу қағидасы. Ұйымдастырылуы 4-1 болатындай етіп дешифратор мен логикалық элементтер негізінде (базасында) құрылу мысалын келтіріп түсіндіріңіз. Мультиплексрлеу.
Мультиплексорлар-кірістердің біреуіне шығысты қосатын ауыстырып –қосқыш қызметін атұаратын құрылғы. Кірістері ақпараттық Д0, Д1, …, Дn-1 және басқарылатын (адрестік) А0, А1, …, Аk-1 болып келеді.
Адрестік кодқа келетін екілік код ақпараттық кірістедің бірін анықтайды.
Шартты граф-қ белгіленуі
Мультиплексердің жұмысын сипаттайтын кесте n = 4 және k = 2
|
А1 А0 |
Д0 Д1 Д2 Д3 |
y |
|
0 0 0 0 0 1 0 1 1 0 1 0 1 1 1 1 |
0 * * * 1 * * * * 0 * * * 1 * * * * 0 * * * 1 * * * * 0 * * * 1 |
0 1 0 1 0 1 0 1 |
*-кіріс мәні у мәніне әсер етпейді.
Мультиплексордың «4-1» схемасы( «төртке бір»,ол төрт кірістің біріне деректерді бір шығысқа байланыстырады). Бұл жерде мультиплексор екі кірісті конъюкторлар негізінде құрылған,олар дешифратордың шығыс сигналын басқарады,ал дешифратор екәләк кодты декодтайды.Конъюкторладрың шығысы НЕМЕСЕ схемасымен байланыстырылған.
Суретте дешифраторлы мультиплексордың схемасы және шартты белгіленуі көрсетілген.
Бұл суретте «4-1» мультиплексорының схемасы.\
12. Тізбекті тасымалдауды орындайтын екілік санауышты Т-триггерлер негізінде жинап, уақыттық диаграммакөмегімен жұмыс істеу қағидсын түсіндіріңіз.
3 разрядты т-триггерлер негізінде құралған екілік санауыш.
Уақыттық диагграммасы.
Санауышқа 1-ші сигнал келіп түскенге дейін санауыш нолдік жағдайда болады.1-ші сигнал келіп түскеннен кейін 1-ші триг. 1 жағдайына өтеді де, шығысында Q1=1 болады.Ал Q2=0 Q3=0 жағдайында болады.2-ші сигнал келгенде 1- ші триг. 0 жағдайына өтеді.Q2=1болады да Q3 өзгермей қалады.Q3 тек 4-ші сигнал келіп түскенде ғана 1 жағдайына өтеді ал Q1, Q2 , 1 жағдайынан 0 жағ. өтеді.Тек 8 –ші сигнал келіп түскенде ғана Q1, Q2, Q3, 1 жағдайына өтеді.
13. Параллел тасымалдауды орындайтын екілік қосындылайын санауышты JK-триггерлер негізінде жинап, уақыттық диаграммма көмегімен жұмыс істеу қағидасын түсіндіріңіз.
Бұл сұлба үшін ауысудың логикалық өрнегі мынадай болады. П1=1; П2=b1; П3=b1*b2; П4=b1*b2*b3;… Пn=b1*b2*..bn-1.мұнда бөгелу тек бір ғана ЖӘНЕ схемасымен анықталады да разрядтар санынан тәуелді болмайды.Бірақ бұл көп кірісті ЖӘНЕ элементінің қолданылуына қарамастан санауыштың күрделенуіне әкеліп соғады. Сондықтан көпразрядты санауыштарды құруда параллел-тізбектей ауысулы схемалар қолданылады.
Параллел тасымалдауды орындайтын JK –триггерлер негізінде жиналған екілік санауыш.
14-сұрақ. Параллел әрекетті орындайтын регистрлер(тіркеуіштер).D-триггерлер негізіндеқұрылу мысалын келтіріп, жұмыс істеуін талдаңыз.
D- триггер негізінде құрылған параллел әрекетті орындайтын регистр.
Регистрді 0 жағдайына келтіру триггердің асинхронды кірісіне Установить 0 сигналын береміз.Регистрдегі өзгеруі синхронизация кірісіне С-ға сигнал түскеннен кейін Х кірістеріндегі сигналдар өзгереді.
|
сt |
Jt |
Kt |
Qt |
Qt+1 |
|
0 |
1 |
1 |
Qt |
Qt |
|
1 |
1 |
1 |
Qt |
Qt |
15-сұрақ. Тізбекті әрекетті орындайтын регистрлер.D- триггерлер негізінде құрылу мысалын келтіріп, уақыттық диаграммалар көмегімен информацияның жазылуын, ығысуын және берілуін бұл регистрлер қалай орындайтынын түсіндіріңіз.
Регистр құрамындағы триггерлердің саны триггердің разряд санымен анықталады.Тізбекті регистрде әрбір триггердің шығысы келесі триггердің информациялық кірісіне жалғанады. Бірнеше разрядты екілік сан түріндегі сөздің разряд мәндері бір-бірлеп бірінші триггерге тактілік сигналдың сәйкесті ауытқуында енгізіледі де, осы мезетте триггерлердегі бұрынғы енгізілген разряд мәндері бір триггерден келесі триггерге ығысып отырады. Бүкіл сөзді енгізу үшін, оның қанша разряды болса, сонша тактілік сигнал қажет болады.
D- триггерлер негізінде құралған тізбекті әрекетті орындайтын регистр.
Бұл регистрлер ығыстыру регистрі деп те аталады.Оңға ығыстыру регистрінде енгізілетін х1 санының 1-ші разряды сол жақтағы соңғы Sn регистрінің разрядына беріледі де 1-ші синхронизация сигналы С келіп түскен кезде енгізіледі. Келесі синх. сигналы келгенде х1 мәні Sn разрядынан шығып Sn-1 ге енгізіледі.Ал Sn ге х2 енгізіледі.Әр тактта келген информация 1 разряд оңға жылжып отырады.n сигналдан кейін барлық регистр х санының разрядымен толады.Егер n синх. сигналын беріп Sn разрядының кірісіне х=0 берсек онда регистрден х саны S1 шығысы арқылы шығады да регистр х санын сақтаудан құтылады.
16-сұрақ. D-триггер. Толық және қысқартылған ауыстырып қосу кестелері. ЖӘНЕ-ЕМЕС логикалық элементтерінен жиналған D-триггердің схемасы.Бұл триггердің жұмысын түсіндіретін уақыттық диагграммалар.
D-триггері бөгеу триггері деп те аталады.Оның бір информациялық кірісі мен синх. арналған С шығысы бар.
D-триггердің шартты белгіленуі.
ЖӘНЕ-ЕМЕС элеметтерінен құралған D-триггер.С=0 болғанда және-емес элеметтерінің шығысында RS- триггерінің кірісі үшін пассивті деңгей қалыптасады.С=1 болса D-кірісіне берілген деңгей R немесе S кірісінде активті деңгей жасайды да триггерді D кірісіндегі лог.деңгейге сәйкес жағдай орнығады. Бұл триггердің жағдайының информациялық сигналдың мәніне сәйкесті ауысуы басқару сигналдың тура ауытқу (0-ден 1-ге)мезетінде жүзеге асырылады.
17. Т-триггер. TV – триггер. Шартты графикалық белгіленуі. Ауыстырып қосу кестелері. Бұл триггерлерді JK триггерлерден құру.
Триггер д.з.- екі тұрақты жағдайы бар элементарлық циф-қ құр-ғы (0;1). Жұмыс істеу принципі б-ша RS, D, JK, T триггерлер болып бөлінеді. Т триггердің санау кірісі (Toggle-relaksator). Т триггері JK триггерінің J және К екі ақпараттық кірістерін біріктіріп және оларға «1» деңгейін беру арқылы алуға болады. Т-триггер-санау режимінде жұмыс істейтін триггер
|
Т |
Q |
|
0 |
Q0 |
|
1 |
Q0 |
Кіріс сигналы Т=0 болғанда триггер өзінің күйін сақтайды (текушии) Q0, ал кіріс сигналы Т=1 болғанда триггер өзінің алдынғы күйіне қарсы күйге ауыстырылып қосылады.
«1» пассивті сигнал
Қысқа кесте Толық ауыстырып қосу кестесі
V- басқарушы кірісі бар триггері Т триггерінің бір түрі болып табылады. Егер V=1 болса TV триггер Т триггеріне айналады. Егер V=0 б/са триггер өз күйін сақтайды.
18. Әмбебап JK триггерлері. шартты графикалық белгіленуі. Ауыстырып қосу кестелері(толық ж/е қысқартылған) тура кірісті RS триггерлері мен ЖӘНЕ логикалық элементтерден жиналған JK триггерлерінің схемасы.
Әмбебап JK триггерлері деп екі сатылық синхронды триггерлерді айтамыз. JK триггері инверсті кірісті екі синхронды RS триггерінен ж/е әрқайсысы 3 кірісті ЖӘНЕ-ЕМЕС екі схемасынан тұратын 2 КЦУ тұрады.
б) шартты белгісі
JK триггерінің RS синхронды триггерінен айырмашылығы JK триггері J ж/е K кірістерінде рұқсат етілмеген комбинация жоқ. Егер J=1 K=1 болса онда триггер өзінің алдынғы күйінен қарсы күйге өтеді. Сөйтіп Т триггері сияқты жұмыс істейді С=0 кезінде J ж/к K кірістері кілттеледі соған сәйкес S ж/е R кірістері (1 триггердің) кілттеліп қалады. Егер С=1 ақпараттық кірісті J ж/е K кірістерінде жүргізуші триггердің күйі орнатылады.
|
J |
k |
Q |
|
0 |
0 |
Q0 |
|
0 |
1 |
0 |
|
1 |
0 |
1 |
|
1 |
1 |
Q0 |
Қысқа
|
Сt |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
1 |
|
Jt |
0 |
0 |
1 |
1 |
0 |
0 |
1 |
1 |
|
Kt |
0 |
1 |
0 |
1 |
0 |
1 |
0 |
1 |
|
Qt |
Qt |
Qt |
Qt |
Qt |
Qt |
Qt |
Qt |
Qt |
|
Qt+1 |
Qt |
Qt |
Qt |
Qt |
Qt |
0 |
1 |
Qt |
толық
J-(jerk) «1» K-(kill) «0»
19. тура кірістері болатын RS триггері. Шартты графикалық белгіленуі. Толық ж/е қысқа ауыстырып қосу кестесі. НЕМЕСЕ-ЕМЕС логикалық элементтерімен жиналған RS триггерінің схемасын салып жұмысын талдаңыз.
R-(reset деген сөзден шыққан) триггерді «0» жағдайына ауыстырады. S-(set) триггерді «1» жағдайына ауыстырады. RSтриггері сәйкесінше «1» ж/е «0» орнататын S ж/е R ақпараттық кірістері бар ж/е Q-тура ж/е Q- терістелген шығыстары бар триггер ж/е НЕМЕСЕ-ЕМЕС логикалық екі элементтен құр-ған.
Егер St =0 болған жағдайда триггер өзінің бастапқы Qt күйімен тәуелсіз түрде «1» (Qt+1 =1) күйіне өтеді. Егер St=0 Rt=1 «0» (Qt+1 =0) күйіне өтеді. Егер St=0 Rt=0 триггердің күйі өзгермейді ж/е t+1 кезінде триггердің күйі Qt+1 = Qt тең. Егер St=1 Rt=1 рұқсат етілмеген күй. Тура кірісті RS триггерінде «1» басқарушы әсерде болады. Элементтерді ауыстырып қосатын сигнал активті деп аталады.
20.Терістейтін (инверсный) кірістері болатын RS-триггер. Шартты графикалық белгіленуі. Толық және қысқартылған ауыстырып қосу кестесі. ЖӘНЕ-ЕМЕС логикалық элементтерінен жиналған RS-триггердің жұмысын талдаңыз.
Триггердің бұл түрі логикалық ЖӘНЕ-ЕМЕС элементінен құрылған. Бұл жағдайда «0» дәрежесі активті сигнал ал «1» дәрежесі пассивті сигнал болады. Ақпаратты кірістер R, S белгіленеді. Кіріс S=1, R=1 сигналдары активті болады. Бұл жағдайда триггердің кестесі тура кірісті триггердің кестесіндей жұмыс істейді. Қарастырылатын триггердің жазу режимдері сәйкесті информациялық сигналдардың (S-Set, R-Reset) нөлдік деңгеймен жүзеге асырылатындығына байланысты. Бұндай триггерлер теріс кірісті триггер деп аталады
ЖӘНЕ-ЕМЕС логикалық элементімен құрылған RS триггері кезінде S= R=0-рұқсат етілмеген комбинация. S= R=1- нейтралды болады. R=0,S=1 -«0» жазу режимі,. R=1,S=0 -«1» жазу режимі.
21. Микропроцессор, микропроцессорлық жинақ, микро-ЭЕМ деген электрондық құрылғылардың анықтамаларын беріңіз. Қысқаша МП-дің даму тарихын айтып беріңіз.
МП-жалпы түрде микропроцессорлық жүйе деп аталатын,есептеу, бақылау-өлшеу басқару жүйелерінің құрамындағы басты құрылғы.МП информацияның өңделуін және оның жан-жақты жіберілімін бағдарлама арқылы басқарылады. Қойылған мәселенің орындалу тәртібі сәйкесті бағдарламаға, яғни алынған мп-ға тән командалар тізбесінің орындалуы арқылы жүзеге асырылады.МПЖ құрамына мп-мен қатар жады құрылымдары және информацияны енгізу/шығару құрылғылары кіреді.МПЖ құрамында бірже қолдануға жарамды микросхемалар жинағы мп-лық жинам д.а. МПЖ құрылым негізінде үш принцип алынады:-магистралдық;-модульдік;-микробағдарламалы басқару.
МП-ол әмбебап ЕМ-дағы программамен басқаратын күрделі құрылғы б.т. Ол интегралды микросхемалардан құр. МП жүйенің жұмысы, ол деректерді әртүрлі перифериялық құрыл-дан алып,өңдеп ж\е өңдеу нәтижесін беру б.т.
Микро ЭЕМ-нің құрамына бір-бірімен жүйелік шина арқылы қосылған көптеген блоктар жиынтығы кіреді. ПК-нің қызметі МП мен ШЖ арасындағы деректер алмасуды қамтамасыз ететін құр/ғы.
Котроллер.Әртүрлі ПҚ мен МП-дің ж\е ШЖ-ның арасындағы деректер алмасудыц қам/сыз ететін құр/ғы.
АК-і арқылы ПҚ-тобы МП жүйесінің ДШ-на жалғанады.Түйіндесу құр-сы ретінде жұмыс жасайды.
Бірінші МП-ді 1971ж М.Хофф ашты
20.Терістейтін (инверсный) кірістері болатын RS-триггер. Шартты графикалық белгіленуі. Толық және қысқартылған ауыстырып қосу кестесі. ЖӘНЕ-ЕМЕС логикалық элементтерінен жиналған RS-триггердің жұмысын талдаңыз.
Триггердің бұл түрі логикалық ЖӘНЕ-ЕМЕС элементінен құрылған. Бұл жағдайда «0» дәрежесі активті сигнал ал «1» дәрежесі пассивті сигнал болады. Ақпаратты кірістер R, S белгіленеді. Кіріс S=1, R=1 сигналдары активті болады. Бұл жағдайда триггердің кестесі тура кірісті триггердің кестесіндей жұмыс істейді.
ЖӘНЕ-ЕМЕС логикалық элементімен құрылған RS триггері кезінде S= R=0-рұқсат етілмеген комбинация. S= R=1- нейтралды болады.
Кестеніңбірінші жолында – R=1, S=1; төменгі элементтің бір кірісінде 1 тұр, ал олардың кері байланыстық кірістерінде қарастырылым басында қандай сигнал тұрғаны белгісіз, демек, құрылымның Q және Q’ шығыстарындағы сигнал деңгейлері де белгісіз.
Кестенің екінші жолында – R=0, S=1; төменгі элементтің бір кірісінде лог.0 тұрғандықтан, бұл элементтің жұмыс логикасына сәйкесті, оның шығысында (Q’) лог.1 деңгейлі сигнал туады да, ол кері байланыс жолы арқылы жоғарғы элементтің екінші кірісіне түседі, нәтижесінде оның шығысында (Q) лог.0 деңгейлі сигнал туады; сонымен, бұл жағдайда тригер лог.0 жағдайына келтіріледі (яғни, оған 0 жазылады).
Кестенің үшінші жолында – R=1, S=1; төменгі элементтің R кірісіндегі сигнал деңгейі өзгергенмен, оның құрылымның Q шығысында жалғанған кірісінде лог.0 деңгейі алдыңғы лог.1 деңгейінде қалады, демек тригердің жағдайы өзгермейді.
Кестенің төртінші жолында – R=1, S=0; жоғарғы элементтің бір кірісінде лог.0 тұрғандықтан, оның шығысында (Q) лог.1 деңгейлі сигнал туады да, ол кері байланыс жолы арқылы төменгі элементтің екінші кірісіне түседі, нәтижесінде оның шығысында (Q’) лог. деңгейлі сигнал туады; сонымен, бұл жағдайда тригер лог. жағдаайына келтіріледі (яғни, оған 1 жазылады).
Кестенің бесінші жолында – R=0, S=1; жоғарғы элементтің S кірісіндегі сигнал деңгейі өзгергенмен, оның құрылымның Q’ шығысына жалғанған кірісінде лог.0 деңгейі тұрғандықтан, бұл элементтің шығысындағы сигнал деңгейі алдыңғы лог.1 деңгейінде қалады, демек, тригердің алдыңғы жағдайы сақталады.
Құрылымның қарастырылған жағдайларынан келесі қорытынды шығаруға болады: R=0, S=1 берілу жағдайы тригердің 0 жазу режиміне, R=1, S=1 жағдайы тригердің жазылған санды сақтау режиміне сәйкес келеді.
21. Микропроцессор, микропроцессорлық жинақ, микро-ЭЕМ деген электрондық құрылғылардың анықтамаларын беріңіз. Қысқаша МП-дің даму тарихын айтып беріңіз.
МП - ол әмбебап ЕМ-дағы программамен басқаратын күрделі құрылғы б.т. Ол интегралды микросхемалардан құр. МП жүйенің жұмысы, ол деректерді әртүрлі перифериялық құрыл-дан алып,өңдеп ж\е өңдеу нәтижесін беру б.т.
микро-ЭЕМ дегеніміз – микропроцессор негізінде орындалған есептеу машинасы.
Микро ЭЕМ-нің құрамына бір-бірімен жүйелік шина арқылы қосылған көптеген блоктар жиынтығы кіреді. ПК-нің қызметі МП мен ШЖ арасындағы деректер алмасуды қамтамасыз ететін құр/ғы.
Котроллер.Әртүрлі ПҚ мен vvМП-дің ж\е ШЖ-ның арасындағы деректер алмасудыц қам/сыз ететін құр/ғы.
АК-і арқылы ПҚ-тобы МП жүйесінің ДШ-на жалғанады.Түйіндесу құр-сы ретінде жұмыс жасайды.
Бірінші МП-ді 1971ж М.Хофф ашты.
22. МП-нің жалпы құрылымы, оның негізгі түйіндерінің атқаратын қызметтері.
1)АЛҚ сәйкесінше амалдарды орындауға арналған құрылғы (+,-,...)
2)БҚ белгілі уақыттық тізбекпен электронды ЕМ-ның құрылғысына басқарушы сигналдарды жібере отырып, олардың өзара қарым-қатынасын сәйкесінше жұмысын қамтамасыз етеді. БҚ мен АЛҚ біріге отырып процессорды құрайды.
24. Программалық логика негізіндегі МП-ні басқаратын құрылғының қарапайым құрылымы. Оның жақсы жақтары және кемшіліктері.
Басқаратын жадыда әртүрлі операцияларды орындайтын көптеген микропрограммаларды сақтауға болады. Микропрограммалардан табылған микрокомандаларды тізбектеп оқу арқылы ж/е олардың операциялық құрылғыда орындалуын операцияның командасы басқарады.Мұндай құрылғыны программалық логика кейпіндегі басқару құрылғысы д.а.
Кемшілігі БҚ-н құрған кезде МП-дің тез әрекеттілігін төмендетеді.
Артықшылығы Бұндай басқаруды ұйымдастырған МП-де командалар жиынтығы өзгереді.
23. Ақпараттық логика негізіндегі МП-ні басқаратын құрылғының қарапайым құрылымы. Оның жақсы жақтары мен кемшіліктері
24. Программалық логика негізіндегі МП-ні басқаратын құрылғының қарапайым құрылымы. Оның жақсы жақтары және кемшіліктері.
Басқаратын жадыда әртүрлі операцияларды орындайтын көптеген микропрограммаларды сақтауға болады. Микропрограммалардан табылған микрокомандаларды тізбектеп оқу арқылы ж/е олардың операциялық құрылғыда орындалуын операцияның командасы басқарады.Мұндай құрылғыны программалық логика кейпіндегі басқару құрылғысы д.а.
Кемшілігі БҚ-н құрған кезде МП-дің тез әрекеттілігін төмендетеді. Артықшылығы Бұндай басқаруды ұйымдастырған МП-де командалар жиынтығы өзгереді.
25. МП-нің адрестелу әдістерінің негізгілері. Мысалдарын келтіріп түсіндіріңіз.
Тікелей адрестелу командасындағы адрес коды жадыға қатысты ететін адрес.
Регистрлік адрестелу операнда МП-дің регистрлерінің біреуінде болады.
Непосредственная адрестелуде операнданы командаға қоюға мүмкіндік береді.
Индекстегі операцияны массив сөздерге ж/е таблицаны қолданғанда қолданамыз.
Относительная операцияда орындайтын адрес базалық адрес пен команда адресін қосқанда пайда болады
26. МПЖ-нің (микропроцессорлық жүйенің) жалпы құрылымы, негізгі түйіндерінің атқаратын қызметтері.
Микропроцессорлық жүйе (МЖ) ол – бұл есептеуіш контрольды өлшеуіш немесе басқарушы жұйе мұндағы ақпарратты өңдейтін негізгі құрылғы микропрцессор болып табылады. МЖ микропроцессолық БИС-тердің жиынтығынан құрылады.
МПЖ-ның құрылымы:
оперативті жады (ОЖ) ;
контроллер - әртүрлі периферийндік құрығылардың (ПҚ) микропрцессорлар мен ОЖ-мен мәлімет алмасуын қамтамасыз ететін құрылғы.
Микропрцессор ішінде кезекті команда сақталатын ОЖ ұяшығының адрес номерін шинаға жібереді, және шинадан жады ұяшығының адресін есептейтін сигнал ОЖ басқаруына түседі. ОЖ сұралып отырған команданы мәліметтер шинасына жібереді, бұдан ол микропрцессормне қабылданады. Мұнда команда айырып алынады. Егер командаға байланысты мәліметмикропроцессордың регистрінде орналасса, онда микропроцессор командада көрсетілген операцияның орындауды бастайды. Егер операцияға қатысатын мәлімет ОЖ-да орналасқаны белгілі болса, онда микропроцессор осы мәліметтерді сақтайтын ұяшықтардың адресін шина адресіне жібереді; мәліметтерді ОЖ-дан жіберілгеннен кейін, микропроцессор оларды шина арқылы қабылдап, мәліметтерге операция жүргізеді. Жүріп жатқан команда аяқталғаннан кейін, адрес шинасына келесі команданың адресі келіп түседі де, сипатталған процесс қайталанады.
Микропроцессорлық жүйе (МЖ) ол – бұл есептеуіш контрольды өлшеуіш немесе басқарушы жұйе мұндағы ақпарратты өңдейтін негізгі құрылғы микропрцессор болып табылады. МЖ микропроцессолық БИС-тердің жиынтығынан құрылады.
МПЖ-ның құрылымы:
оперативті жады (ОЖ) ;
контроллер - әртүрлі периферийндік құрығылардың (ПҚ) микропрцессорлар мен ОЖ-мен мәлімет алмасуын қамтамасыз ететін құрылғы.
Микропрцессор ішінде кезекті команда сақталатын ОЖ ұяшығының адрес номерін шинаға жібереді, және шинадан жады ұяшығының адресін есептейтін сигнал ОЖ басқаруына түседі. ОЖ сұралып отырған команданы мәліметтер шинасына жібереді, бұдан ол микропрцессормне қабылданады. Мұнда команда айырып алынады. Егер командаға байланысты мәліметмикропроцессордың регистрінде орналасса, онда микропроцессор командада көрсетілген операцияның орындауды бастайды. Егер операцияға қатысатын мәлімет ОЖ-да орналасқаны белгілі болса, онда микропроцессор осы мәліметтерді сақтайтын ұяшықтардың адресін шина адресіне жібереді; мәліметтерді ОЖ-дан жіберілгеннен кейін, микропроцессор оларды шина арқылы қабылдап, мәліметтерге операция жүргізеді. Жүріп жатқан команда аяқталғаннан кейін, адрес шинасына келесі команданың адресі келіп түседі де, сипатталған процесс қайталанады.
27. 8 разрядты біркристалды МП-нің құрылысы. Негізгі түйіндерінің атқаратын қызметі.
Оның құрамына мынадай элементтер кіреді: берілген амалдар жиынын орындауға арналған регистрлер(Рг1,Рг2,Ак,РгҒ) жиыны бар АЛҚ , бұйрықтар регистрінің РгК құрамындағы басқару құрылғысы, бұйрықтар дешифраторы, машиналық цикл шифраторы,басқару және синхронизациялау сұлбасы,сыртқы ортамен байланыстыратын үш шинадан тұратын шиналар жүйесі (8-разрдеректер ш.,16-разр. адрестер ш.,10-разр. басқару ш.)
28. Біркристалды МП –нің командасының циклі. Машиналық циклдер мен тактілердің атқаратын қызметтері.
Бұйрықтың орындалу процесі циклдерге (М1,М2...М5) бөлінеді. Әр циклде МП жадыға немесе енгізу-шығару құрылғыларын тексереді. Команда түріне байланысты 1,2 немесе 3-ші циклде орындалуы мүмкін. Орындалу уақыты ең үлкен команда 5 циклде орындалады. Әр циклдің бірнеше тактісі бар, олар: Т1,Т2...Т5. Циклдер 3,4 немесе 5 тактілі болуы мүмкін. Алғашқы үш такті бар циклдарда жадымен және енгізу-шығару құр-мен байланысуға, қалған Т4,Т5-ші такті МП-дегі ішкі операциялар үшін қолданады. Мыс.: М1 циклі Т1 тактісінде бұйрық санаушы құрамындағылар адрес шинасына беріліп, адрес жадыға қабылданады (мұнда көрсетілген ұяшықтағы байтты оқу болады). Т2 тактісінде сигналдың бар жоғы тексеріліп, МП күту режимінде болады, сигнал келген соң Т3-ке өтеді. Бұл тактіде жадыдан берілген команда байтты МП-де қабылданады, бұйрық регистріне орналасады. Т4 тактісінде қабылданған байт талданады. Әр қарай керекті операция осы немесе Т5-ші тактіде жүзеге асады. Операцияны жадыға жолдау керек болса, онда Т4 тактісінде цикл аяқталып, М2 циклге өтеді.
Микропроцессордың машиналық циклдерының түрлері.
Машиналық цикл—командалық циклдың бөлігін құрайтын уақыт аралығы. Өз кезегінде ол машиналық цикл түріне байланысты нақты такт Т санына бөлінеді. К1821 микропроцессорының келесі машиналық цикл түрлері бар:
-Команда таңдамалары(выборки команды)- OF(Opcode Fetch).
-Жадыдан оқу—MR (Memory Read).
-Жадыға жазу—MW (Memory Write)
-Сыртқы құрылғыдан оқу—IOR (Input-Output Read)
-Сыртқы құрылғыға жазу—IOW (Input-Output Write)
-Үзіліс растауы—INA (Interrupt Acknowledge)
-Шиналардың босатуы—BI (Bus Idle)
Тоқтату (HALT)
Әрбір машиналық циклдың басында цикл түрін теңестіретін жағдай сигналдары генерацияланады және олар бүкіл цикл аралығында жұмыс істейді.
29. Біркристалды МП құрамына кіретін негізгі регистрлердің атқаратын қызметтері.
Деректер регистрі- 8-разр. 7 регитстр бар. А(аккумулятор) регистрі басқа сыртқы құрылғылармен ақпарат алмасуға арн. Арифм-қ, логик-қ және жылжыту опер-н орындау кезінде операнд көзінің қызметін атқ.,оған орындалған опер-р нәтижесі жазылады.Қалған алты регистр B,C,D,E,H,L Жалпы Мақсаттағы Регистрлер (ЖМР) блогын құрайды.Бұл регистрлер 8-разрядты бір регистр орнына қолданыла береді.Егер 16-разр. екілік санды сақтау керек болса, бұл регистрлер регистрлік жұп құрайды (BC,DE,HL).
Стек көрсеткіші. SPрегистрі(16-разр.) стек деп аталатын жадының ерекше түрін адрестеуге арн.
Бұйрықтар санауышы. РСрегистрі(16-разр.) бұйрықтар адресін сақтауға арн.ОЖ-дан ағымдағы бұйрықты таңдағаннан кейін санауыштың мәні 1-ге артады,дәл осылай келесі бұйрықтың адресі дайындалады.
Регистр признаков. Бұл 5-разр. регистр кейбір операциялардың нәтижесін көрсететін сандардың ерекше белгілерін сақтауға арн. Бұл регистрдің 5 триггері бар:
Тс- ауысу тр. Арифметикалық операцияны орындауда үлкен разрядтан тасымалдауы кезіндегі жағдайға орнатылады, ал ығысу операциясы кезінде аккумулятордағы раздһрядтың жоғарлайтын құрамына сәйкес жағдайға орнатылады.
Тz – нөлдік тр.Арифметикалық логикалық операциясының н/е регистрдің құрамындағы қосылу операциясы нольге тең болғанда, «1» жағдайына сәйкес орнатылады.
Тs – белгі тр.Арифметикалық логикалық құрылғы операциясының нәтижесінің үлкен разрядына сәйкес немесе регистрдің құрамындағы қосылу операциясына сәйкес жағдайға орнатылады.
Тр- жұптық тр.- нәтиже разр-ғы 1-ліктер саны жұп болса , 1 жағдайына орнатылады.
Тv- қосымша ауысу триггері,операцияның орындалу кезінде туындайтын 4-ші разрядты тасымалдауын сақтайды.
30.Біркристалды 8разрядты МП-нің командаларының бірбайтты және екібайтты тобы.Енгізу-шығ. командалары.
Команда ұзындығы 1,2 және 3-байтты 3 формат қолданылады.Барлық форматта 1-байт орындалатын операцияны беретін кодтық бөлімге салынады.2-және 3-байттарда адрестік ақпарат н/е операнданың өзі болады.Командаларды таңдау жадыдан деректер шинасы арқылы бөлек байттармен жүреді. Әр командадағы М машиналық циклдер саны МП-ң жадысына н/е ақпарат алмасу үшін енг.-шығ. құрылғысына қатынау санымен анықталады.Қандайда бір машиналық циклдің Т1,Т2 және Т3 тактілері жадыны н/е енг.-шығ. құрылғысын адрестеу үшін, адрестелетін элемент пен МП арас-ғы 8разр. код арқылы алмасуын ұйымдастыруға, қалып-күй сөзін шығаруға қолданылады.
31. Біркристалды 8-разрядты МП-нің командалар жүйесі.Басқаруды беру командалар тобы,бағыныңқы программаларымен (подпрограмма) жұмыс істеу.
Командалар жүйесі
1.Команда пересылки
2. Арифметикалық және логикалық операциялар
3.Басқаруды беру операциясы
4.Енгізу-шығару және арнайы командалар тобы
5.Полож/отриц приращение
6.Циклдық ығысу операциясы
7.Операции переходов
Басқаруды беру командасы және бағыныңқы программа
Мнемокод Орындалатын операцияның мазмұны
Байты
JMP addr (PC)‹— (addr) 3
J cond addr Eгер cond орындалса 3
(PC)‹— (addr),иначе (PC)‹— (PC)+3
CALL addr M[SP-1]‹— (PCмл) 3
M[SP-2]—›(PCст)
(SP)‹—(SP)-2
(PC) ‹—(addr)
C cond addr cond орындалса CALL 3
иначе (PC)‹— (PC)+3
RET (PCмл) ‹— M[SP+1] 1
(SP)‹—(SP)+2
PCHL (PC)‹—(addr) 1
Бұл командалар тобы – программада командалар орындалуының реттілігінің ауысуының мүмкіндігін қамтамасыз етеді. Олардың ішінде JMP addr бойынша басқаруды береді, ол 2 және 3 байттарымен тапсырылады.
PCHL- HL жұп регистрінен алынған адрес бойынша
CALL- бағыныңқы программасын шақыру командасы
2 және 3 байттармен тапсырылатын адрес бойынша басқаруды береді, және ол біруақытта РС мәнін стек жадысына жазып отырады,бұл тоқтатылған программаға қайта келуге мүмкіндік береді. Бұл RET командасы арқылы іске асырылады. Бұл оны стек жадысынан санап, РС құрамын қайта қалпына келтіреді.
Басқаруды беру командалары РС командалар санауышына жаңа адрес енгізе отырып, программаның орындалу ретін өзгертеді. Бұл командалар 3 топқа бөлінеді: өту, шақыру және қайтару, және әр топта 9 командадан бар, олардың біреуі – шартты, сегіз – шартсыз. Басқаруды беру шарты ретінде CF, ZF, PF, SF тулары (флаги) және олардың инверсиялары болып табылады.
Егер де шарт орындалса, онда команданың екінші және үшінші байттарымен өту командаларында РС программалық санауышының жүктелуі жүзеге асады. Сонымен қатар, РС ескі мәні жоғалады.
Бағыныңқы программалырдың (подпрограммы) шақыру командаларында РС ескі мәні стектің басына (төбесіне) алдын ала орналастырылады да, одан кейін РС команданың екінші және үшінші байттарымен жүктеледі.
Қайтару командалары – бір байтты, себебі онда жадының адресі болмайды. Қайтарудың шарты орындалмаған жағдайда программалық санауышқа стектің басының (төбесінің) екі байты жазылады, РС ескі мәні жоғалады.
Шарт орындамаса, басқаруды берудің барлық командалары басқаруды кезек бойынша келесі тұрған командаға береді.
32.Біркристалды 8-разрядты МП-нің командалар жүйесі. Бір немесе екі операндтармен арифметикалық операциялар орындайтын командалар тобы
Командалар жүйесі
1.Команда пересылки
2. Арифметикалық және логикалық операциялар
3.Басқаруды беру операциясы
4.Енгізу-шығару және арнайы командалар тобы
5.Полож/отриц приращение
6.Циклдық ығысу операциясы
7.Операции переходов
Мнемокод Орындалатын операцияның мазмұны
ADD r A‹— (A)+(r)
ADC rA‹— (A)+(r)+Tc
SUB r A‹— (A)-(r)
SBB r A‹— (A)-(r)-Tc
ANA r A‹— (A)^(r)
ORA r A‹— (A)<(r)
CMR r A-R салыстыру
DAD r (HL)‹—(HL)+(ri-1 ri)
егерri=111 HL‹—(HL)+(SP)
Бұл команда 8 разрядтық сандарды қосу мен алуға арналған. Олардың біреуі аккумуляторда,ал екіншісі әртүрлі адрестеу режимдерімен тапсырылады.
33. Біркристалды 8-разрядты МП-нің командалар жүйесі. Бір немесе екі операндтармен логикалық операциялар орындайтын командалар тобы
Командалар жүйесі
1.Команда пересылки
2. Арифметикалық және логикалық операциялар
3.Басқаруды беру операциясы
4.Енгізу-шығару және арнайы командалар тобы
5.Полож/отриц приращение
6.Циклдық ығысу операциясы
7.Операции переходов
Мнемокод Орындалатын операцияның мазмұны
ADI A‹— (A)+<B2>
ACIA‹— (A)+ <B2>+Tc
SUI A‹— (A)-<B2>
SBI A‹— (A)-<B2> -Tc
ANI A‹— (A)^<B2>
ORI A‹— (A)<<B2>
CPIA- <B2>салыстыру
XRI сложение по модулю
34. Біркристалды 8-разрядты МП-нің командалар жүйесі. Арнайы командалар жүйесі.
Командалар жүйесі
1.Команда пересылки
2. Арифметикалық және логикалық операциялар
3.Басқаруды беру операциясы
4.Енгізу-шығару және арнайы командалар тобы
5.Полож/отриц приращение
6.Циклдық ығысу операциясы
7.Операции переходов
Мнемокод Орындалатын операцияның мазмұны
EI Tint‹—1
DI Tint‹—0
HLT Тоқтату
NOP Бос операция
35. Басқару құры (шығыс):
СИНХР (SYNC) – МП ҮИС-ның (Большая Интегральная Схема/Үлкен интегралды сұлба) бұл шығысында СИНХР сигналы әр машиналық циклдің басында пайда болады; П (DBIN,прием) - бұл шығыстағы ҚАБЫЛДАУ (ПРИЕМ) сигналы МП ҮИС-ның мәліметтер қабылдауға дайын екендігін көрсетеді; ОЖД (WAIT,ожидание) – бұл шығыстағы ОЖД (күту) сигналы МП ҮИС-ның күту күйінде екендігін көрсетеді
ЗП (WR) – МП ҮИС-ның бұл шығысындағы ЗП сигналы мәліметтердің МП-ге жіберіліп, мәліметтер магистралінде (МД) орнатылып және сыртқы құрылғыға (СҚ) жазылуы мүмкін екендігін көрсетеді; П.ЗХ (HLDA, подтверждение захвата) – МП бұл шығысында П.ЗХ сигналы З.ЗХ (запрос захвата) сигналына жауап ретінде пайда болады. Ол мәліметтер магистарлі (МД) мен адрестер магистралі (МА) жоғары кедергі күйінде тұрғанын көрсетеді; Р.ПР (INTE, разрешение прерывания) – бұл шығыста Р.ПР сигналы триггердің ішкі күйін көрсетеді (МП ҮИС тоқтатуды рұқсат ету). Триггер күйі EI,DI командаларының көмегімен орнатылуы мүмкін. «0» деңгейінде Р.ПР шығысында МП тоқтату сұранысын қабылдау мүмкін емес
Басқару құры - кіріс:
Г (READY, готов) – бұл кірістегі ДАЙЫН (ГОТОВ) синалы СҚ-ның МП БИС-пен ақпарат алмасуға дайын екендігін көрсетеді. «0» деңгейінде МП ҮИС күту күйінде болып табылады; З.ЗХ (HOLT, запрос захвата) – бұл кіріс МП ҮИС-ны ЗАХВАТ күйіне өткізетін З.ЗХ сигналын беру үшін қолданылады. Бұл кезде МА мен МД үшінші күйге қтеді (жоғары кедергі); З.ПР (INT, запрос прерывания) – З.ПР сигналын беру үшін қолданылатын кіріс. Сигнал сыртқы көзден негізгі программаның орындалуын тоқтату үшін және тоқтатуды қамтамасыз ететін программаларға өту үшін түседі. МП ҮИС-ны ЗАХВАТ, ОЖИДАНИЕ (КҮТУ) режимдерінде жұмыс істеген жағдайда немесе ішкі тоқтатуды рұқсат ететін триггердің нөлдік күйңнде З.ПР сигналы қабылданбайды; R (RESET) – МП ҮИС-ның бастапқы күйіне орнатуға арналған сигнал келіп түсетін кіріс. Сонымен қатар, оның программалық санауышы, Р.ПР мен П.ЗХ сигналдарын құратын ішкі триггерлары нөлденеді; CLK1,2 – Ф1(СДК1) мен Ф2(СДК2) тактілік сиганлдарын беруге арналған кірістер. Бұл сигналдаруақыт бойынша қиылыспайтын, МП ҮИС тактілік жұмыс істеу жиілігін анықтайтын сигналдар болып табылады
36) Біркристалды 8-разрядты МП-де пайдаланатын командалар мен деректердің форматы.
Деректер д/з-өңделетін ақпарат пен өңделу нәтижесі. Ол шұғыл жадыда және процессорде 8-разрядты екілік сан түрінде сақталады.
Сөздің мынандай форматы болады:
|
D7 |
D6 |
D5 |
D4 |
D3 |
D2 |
D1 |
D0 |
Деректер байты
Командалар үшін бір-,екі- және үшбайттыформаттар қолданылады:
Бір байтты формат:
|
D7 |
D6 |
D5 |
D4 |
D3 |
D22 |
D1 |
D0 |
Операция коды
Екібайтты формат:
В1
|
D7 |
D6 |
D5 |
D4 |
D3 |
D2 |
D1 |
D0 |
Операция коды
В2
|
D7 |
D6 |
D5 |
D4 |
D3 |
D2 |
D1 |
D0 |
операнд және кіріс-шығыс құрылғысының номері
Екібайтты команданың бірінші байтында орындалатын операция түрі, екінші байтта операция орындағанда операнда саны көрсетіледі.
Үшбайтты формат
В1
|
D7 |
D6 |
D5 |
D4 |
D3 |
D2 |
D1 |
D0 |
Операция коды
В2
|
D7 |
D6 |
D5 |
D4 |
D3 |
D2 |
D1 |
D0 |
Шұғыл жады адресінің кіші байты және операнданың кіші байты
В3
|
D7 |
D6 |
D5 |
D4 |
D3 |
D2 |
D1 |
D0 |
Шұғыл жады адресінің үлкен байты және операнданың үлкен байты
Үшбайтты команданың бірінші байтында орындалатын операция түрі көрсетіледі, келесі екі байт команданың екібайтты адресін көрсету үшін қолданылады. Барлық жағдайда В2 кіші, В3 үлкен байт болып табылады
Деректер регистрлері. (Регистр данных)
Деректер операциясында қатысушыларды сақталу үшін 8 разрядты жеті регистр қарастырылады. Аккумулятор деп ат-н А регистрі сыртқы құрылғылармен ақпарат алмасу үшін қолданылады, ариф-қ, лог-қ операцияларды орындау кезінде ол операнданың көзі болып табылады, және оған орындалған операцияның нәтижесі орналасады. Қалған алты B,C,D,E,H, L регистрлері жалпы тағайындалу регистрлерінің (регистр общ. назначения РОН) блогын құрайды. Бұл регистрлер жалғыз 8-разрядты регистр ретінде де қолданылады. Егер 16 разрядты екілік сандарды сақтау керек болса, олар жұп болып қосылады BC, DE, HL.
Топтама көрсеткіші (указатель стека) SPрегистрі (16-разр.). топтама(стек) деп аталатын жадының ерекше түрін адрестеуі үшін қолданылады.
Командалар санауышы(счетчик ком-сы) РС регистрі адресін сақталу үшін қолданылады.
37)Параллель шеткері (перифериялық) адаптердің құрылымдық схемасы, жұмыс істеу режимдері, басқарушы сөзінің форматы.
Құрылымдық схема.
Режим 0. Бұл режимде КА,КВ,КС1 және КС2 кез келген ақпарат кірісі немесе шығысына қойылуы мүмкін.
Режим 1. Бұл режимде деректер тарату КА және КВ каналы арқылы жүреді, ал КС каналы негізінде басқару сигналын шығару және қабылдау үшін қолданады.
Режим 2. бұл режимде текКА жұмыс істей алады. Басқарушы сигналдардың бұл режимінде КС арнасының келесі разряды қолданылады
Шиналық қалыптасулар және порттар шина мәліметтері мен тікелей және уақыт арасындағы буферленген алмасуын орындайды. Бұдан да күрделі операциялар периферийлік адаптерлердің көмегімен жүзеге асады. Адаптерлердің программаланулары оларға параллель мәліметтермен алмасу жасайтын схемаларда INTEL 8255А параллель адаптерінің базалық құрылымы қолданылады.Мысалға, параллель периферийлік адаптердің 3 екі бағытталған сегіз разрядты РА,РВ,РС порттары бар ,РС порты екі төрт разрядты каналға бөлінген.А,В,С каналдарымен шина мәліметтері арасындағы ақпарат алмасуы ВД мәліметтер буфері арқылы жүзеге асады.
Оқу/жазуды басқару блогы оқу және жазу RD,WR стробтарын,түсіру сигналы RESET, адаптер таңдау сигналы CS, үлкен разрядтарды декодтау арқылы алынатын оның адресі және екі А және Ао кішкене разряд (ішкі регистрлердің адресациялары үшін) алады.Адрестелетін объектілер саны бес:үш порт А,В,С басқаратын сөз регистрі, С портының биттерін орнату/түсіру командасы BSR.
Таблица бойынша А,Ао адресі 11 тең. Ол басқаратын сөз регистрі немесе BSR сәйкес келеді.Бұл адресс бойынша оқуға болмайды, тек жазуға болады. Порттар үш режимде жұмыс істейді(0,1,2), В порты тек 0 мен 1, ол С порты А және В портына тәуелді.0 режимі – квитированиясыз бір бағытталған енгізу/шығару. Бұл режимде А және В, сонымен қатар С портының бос линиялары жұмыс істей алады. 1 режимі квитированиямен бір бағытталған енгізу/шығару.2 режимі квитированиямен екі бағытталған енгізу/шығару.
38)Біркристалды 8-разрядты МП-нің белгілер ригистрі разрядтарының атқаратын қызметі.
Бұл 5-разрядты регистр, кейбір операциялардың орындалуын сандармен көрсететін нақты белгілерін сақтау үшін арналған.Бұл регистрдің 5 триггері төмендегідей:
Тасымалдау триггері (триггер переноса) Тс арифметикалық операцияны орындауда үлкен разрядтан тасымалдауы кезіндегі жағдайға орнатылады, ал ығысу операциясы кезінде аккумулятордағы разрядтың жоғарлайтын құрамына сәйкес жағдайға орнатылады.
Нольдік триггер Tz, АЛҚ(ариф. Лог. Құр-ғы) операциясының немесе регистрдің құрамындағы қосылу операциясы нольге тең болғанда, «1» жағдайына сәйкес орнатылады.
Белгі триггері (триггер знака) Ts, АЛҚ операциясының нәтижесінің үлкен разрядына сәйкес немесе регистрдің құрамындағы қосылу операциясына сәйкес жағдайға орнатылады.
Жұптылық триггері(триггер четности) Тр, нәтиже разрядындағы бірліктер саны жұп болғанда, «1» жағдайға орнатылады.
Қосымша тасымалдау триггері Tv, операцияның орындалу кезінде туындайтын 4-ші разрядты тасымалдауын сақтайды.
39)Жадтайтын құрылғылардың (ЖҚ) жіктелуі мен параметрлері. Тұрақты және оперативті ЖҚ-лар.
Қазіргі ЭВМ (соныңішіндедербес) үлкенсыйымдылықтыңматрицалықОЗУсандықдеректердіңнемесебағдарламаныңсақталуыүшінпайдаланылады. Қызмет және қосалқы бағдарламаның бөлігі (жиынтық операцияға инициализация, тұжырымның енгізуінің) өзгермейтін "мәтін" және тұрақты сақталуға түпкілікті жазылуы керек. Өзінің сақталуы үшін қорек көзінен ажыраған кезде де (қосылуы кезінде қалпына келетін) ақпарат сақталатын түпкілікті ЖҚ талап етіледі. Ағымдағы бағдарламаның және деректердің үлкен бөлігі, ереже сай, үздіксіз жаңаланады және өзінің сақталуы үшін шұғыл ЖҚ(ОЖҚ) сұралады, ақпарат жазбасының мүмкіндігін қарастырады: барлық мәлімет қорек көзінен ажыратылғаннан кейін жоғалады немесе өшіріледі. 5.1 сурет
ЖҚ-ң негізгіпараметрлері: сыйымдылық(жадыныңұяшықсаны), разрядтылықжәнеайналымныңуақытыболыптабылады.
40)Тұрақтыжадтайтынқұрылғының (ТЖҚ) құрылымы, жиналуқағидасыжәнежұмысістеу.
ТЕҚ-ның құрылым ұстанымдарын және атқарушы қызметін жақсы көркемдейді, 5.2 суретте ТЕҚ-ның сыйымдылығы 29=512 байт =4096 бит болатын 8 разрядты типтік құрылымы бейнеленген.
Матрицаның түйіндерінде 64 х 64 шалаөткізгіш құрылғысы орналастырылады (диод, транзистор) плавкамен қойылуымен (PROM) немесе олсыз(ROM); әрбір бұрышта адрестік және дәрежелі шиналар арасындағы контакт шалаөткізгіштің аспабы және қойылымдардың жоюылуы арқылы бұзылуы мүмкін. ТЕҚ-ның PROM түрінде матрицаның түйіндері электрлік зарядты жақсы сақтайтын кремний нитридінің қабатымен жабылады. Айналымның уақыты БИС ЗУ-дың дайындалу технологиясына байланысты және полярлы ТЕҚ үшін 20….50 нс құрайды, ал биполярлы үшін - 200….600 нс.
41)Статикалықоперативтіжадтайтынқұрылғылардың (ОЖҚ) жиналуқағидасы. Еріктіжәнетізбектіқатынау (доступ).
5.3Сурет
Матрицалық ОЖҚ-ның құрылуы кезіндегі негізгі тапсырмасы : бір шинадағы деректермен кез келген ұяшыққа ақпаратты енгізу/шығару болып табылады. Бұл тапсырма негізінде қарапайым түрде мултиплексирлеу көмегімен де шешіледі-барлық регистрлардың кірістерінің кіріс шинасына қосылуы демультиплексор арқылы, ал шығысы-кірісіне қажетті ұяшық жадысының номері туралы адрестік ақпарат келіп отыратын,мультиплексердің шығысы арқылы жүзеге асады. 5.3-суретте бұл тапсырманың мысал ретінде 3 стабильді кірісі бар регистр үшін мүмкін болатын шешімдерінің бірі көрсетілген.(
5.4Сурет
Екінші тапсырма- бұл бір екібағытты деректер шинасын ұйымдастыру, ол реалды МП жүйелерінде орын алады. Бұл тапсырманы шешу мысалын 5.4Суреттен көруге болады.Бұл жағдайда әр ОҚЖ регистрі екібағытты ақпараттық шинасы және екі Ах және Ауадрестік кірісі бар ұяшық ретінде қарастырыла алады.
Сонда матрицалық үлкен көлемді ОҚЖ-ның қажет ұяшыққа адерсациялау проблемасы Ахжолынан және Аубағанынан құралған екі дешифратор көмегімен шешіледі.(5.5сурет). Бұл типтегі ОҚЖ-да регистрді шақыруда еркін тәртіп(доступ) болуы мүмкін. Ал жүйелі тәртіптегі ОҚЖ-да тек қана адрестердің өсу және кему ретінде ғана болуы мүмкін.Адрестер бөлек реверсивті санауыштармен қалыптасқанда,бұл стектің көрсеткіші болып табылады
5.5Сурет
42. Аналогты-цифрлық түрлендіргіштер. АЦТ – сұлбасының мысалын келтіріп, оның қалай жұмыс істейтінін уақыт диаграммаларымен түсіндіріңіз.
Аналогты цифрлық түрлендіргіштің (АЦТ) сұлбасы.
Аналогты сигналды цифрлыққа түрлендіретін құрылғы АЦТ д.а.
АЦТ-ң уақыттық диаграммасы.
43. Цифро-аналогтық түрлендіргіштер. Құрылысының схемасы, беріліс сипаттамасы.
Құрылысының схемасының суреті.
Цифро-аналогтық түрлендіргіштер цифрлық сигналды аналогтық сигналға түрлендіруге арналған. Суреттегі 1....n дейінгі триггерлер регистр құрайды, ол регистрда шығысындағы кернеу мәніне пропорционал болатын екілік сандар орналасады. Әрбір триггердің шығысындағы кернеу 0 немесе 1 қабылдайды. Триггерлердің шығысндағы кернеу операциялық күшейткіш (ОК) арқылы ЦАТ –тың шығысына беріледі. Әрбір триггер үшін сумматорда (ОК) беріліс коэф-мен жеке сипаттамасы болады:
Кi=Roc/Rвхi= Roc(R*2n-i)= Roc*2-n-i/R n-разряд.
44. Екідеңгейлі сигналдарды кодтау. Екілік-ондық кодтау. 8421-деген код.
ЦҚ-ларда алфавитті – сандық символдарды жалпы кодтау жүйесімен қатар тек ондық сандарды бөлек кодалау жүйесі қолда-ды. Ондық сандар 0,1,..,9 әртүрлі кодтар түрі арқылы екілік сандармен кодталады. 8421 екілік – ондық кодын қолданғанда ондық сандардың әрбір саны екілік түрде беріледі ж/е сәйкесінше 4 разрядты екілік санмен көрсетіледі. ЦҚ-да 8421 коды сандарды ондық жүйеден екілік жүйеге ж/е керісінше ауыстырғанда ыңғайлы. 8421 коды ондық сандарды екілік жүйедегі қарапайым көрсеткіші. Бұл кодты қолдану келесі ондық разрядқа ж/е ондық сандар үшін кері ж/е толықтырушы кодтарға көшкендегі қиындықтармен байланысты.
45. Мур автоматы. Құрылымдық схемасы және жұмыс істеу қағидасы. Ақырлы автоматты синтездеудің негізгі кезеңдері.Егер тізбектелген ЦҚ-ң ішкі құрылымы зерттелмесе, онда оны автомат ретінде қарастырамыз.Практикада шығыс функциялары кіріс сигналынан х(t) емес тек автоматтың жағдайына тәуелді автоматтар жиі кездеседі:
У(t)=μ(z(t)) шығыс сигналы осындай әдіс арқылы табылатын автоматты Мур автоматы д.ат.
Тармақтар – автоматтын жағдайы, доғалар-кіріс сигналдардың әсерінен автоматтың бірінші жағдайдан екіншісіне көшуін көрсетеді. Әр доғада автоматтың шығысындағы сигналды көрсетеді.Синтездеу бірнеше сатыларға бөлінеді: блокты, абстракты, құрылымдық, комбинацияляқ синтез. Блокты синтездеу сатысында- ТЦҚ қарапайым бөлщшектердің жиынтықтарына бөлінеді. Абстрактті синтездеу сатысында – автоматтын жағдайының саны ж/е кіріс сигналдарының әсерінен күйлерінің арасындағы ауысулар анықталады. Құрылымдық синтездеу сатысында – шығыс ж/е ауысу кестелері б-ша құры-дық сұлбасы тұрғызылады. Ары қарай комбинациялық синтездеу жүргізіледі
46. К589 ИР 12 деп белгіленетін көпрежімді буферлік регистрдің атқаратын қызметі. Бұл схеманың шартты белгіленуі, жұмыс істеу режімдері.
Көпрежимді буферлік регистр(КБР) МП жүйесіне периферилік құрылғыларды қосу үшін арналған.
КБР-де кірістері мен шығыстарының сәйкес шиналардан ажыратылатын жұмыс режимдері болуы мүмкін.
|
Басқару сигналдары |
Күйі |
|||
|
С |
ВР |
ВК1*ВК2 |
кіріс |
шығыс |
|
0 0 0 0 1 1 1 1 |
0 0 1 1 0 0 1 1 |
0 1 0 1 0 1 0 1 |
Ажыр Ажыр Ажыр Қосу Қосу Қосу Ажыр Қосу |
Ажыр Қосу Қосу Қосу Ажыр Қосу Қосу Қосу |
47. Таймердің Құрылымдық схемасы нег. түйіндерінің атқаратын қызметі.Таймердің жұмыс режимдері.
Таймер орнатылған ұзақтылығы бар импульстарды алу үшін қолданылады.Біртактілі таймер схемасы разрядтайтын транзистор–кілт, компарартор, тиггер және кернеубөлгіш сонымен бірге сыртқы уақытбелгілейтін RC-тізбектен тұрады.
Көптактілі таймердің схемасының айырмашылығы – онда төменгі және жоғарғы шекараны белгілейтін екі компаратор болады.С конденсаторының разрядталуы нәтижесінде К1 компараторы содан соң триггер 1(S=1,R=0,P=1,Q=0) жағдайына қосылады.Нәтижесінде транзистор – кілт ажыратылады.