Если у вас возникли сложности с курсовой, контрольной, дипломной, рефератом, отчетом по практике, научно-исследовательской и любой другой работой - мы готовы помочь.
Предоплата всего
Подписываем
Вопросы по универсальным МП
Общие положения
Микропроцессор – это программно управляемое устройство предназначенное для обработки цифровой информации и управление процессом этой обработки, выполнен виде одной или нескольких БИС.
Универсальные микропроцессоры
однокристальные микроконт роллеры
секционированные микропроцессоры
- разрядность от 4х до 32х (основной 8 разрядный)
- объем внутренней памяти команд
- объем внутренней памяти данных
-возможность и пределы расширения внутренней памяти
-тактовая частота (внешняя – 12 МГц; внутренний цикл – 1МГц)
-набор устройств для работы с внешними схемами
-программная поддержка для работы в например бытовом процессоре
-наличие кол-во разрядности встроенного АЦП
-тип корпуса
-кол-во и номиналы источники питания
-требования к синхронизации (максимальная частота и дополнительный разброс в этой частота)
-мощность рассеивания
-температурный диапазон
-уровни сигналов
-помехоустойчивость
-нагрузочная способность (кол-во входов которые можно подключить к одному выходу)
-надежность, интенсивность отказов
-система команд
-типы данных
-режимы адресаций
-кол-во и распределения регистров
-принципы взаимодействия с ОП и внешними устройствами
-разрядность обработки данных
-объём адресуемой ОП
(разряд шины адреса) 20 – разрядов у шины адреса (2 в 20-й байт)
-частота синхронизации до 4 ГГц
-производительность (кол-во задач в ед. времени)
-система команд
-кол-во регистров
внутренняя память данных в 128 бит и максимальная тактовая частота – 12 МГц, 8-разрядный центральный процессор, внутреннюю (расположенную на кристалле) память программ объемом 4К байт, 32 двунаправленных интерфейсных линии, индивидуально настраиваемых на ввод или вывод информации и организованных в виде четырех 8-разрядных портов P0 - P3;
два 16-разрядных многорежимных таймера/счетчика TC0 и TC1, используемых для подсчета внешних событий, организации временных задержек и тактирования последовательного порта; разрядность АЛУ, бит ……………………….8
число выполняемых команд ………………...111
длина команд, байт …………………………..1,2,3
предназначены для построения систем управления, а также сбора и обработки информации.
Предназначены для выполнения научно-технических задач обработки мультимедийной информации.
Универсальные процессоры содержат устройства выполнения операций с плавающей запятой, управления памятью, кэш–память, устройство, реализующее магистраль процессора
однокристальные микроконт роллеры имеют устройства, выполняющие различные периферий ные функции, при этом на кристалле отсутствуют блоки выпол нения операций с плавающей запятой и управления памятью
(Уникальная система команд, особенности архитектуры обеспечивают высокую производительность обработки аналоговых сигналов, пред ставленных в цифровой форме в реальном времени)
Этапы развития микропроцессорной техники.
Структура 32-разрядного универсального микропроцессора
Іntel-4004
В 1970 г. фирма ІNTEL выпустила первый серийный 4-розрядиий микропроцессор "Іntel-4004", а в 1974 г.- 8-разрядный "Іntel-8080"
Intel 80386
В состав процессоров i486 и последующих моделей Pentium введён специальный блок FPU (Floating-Point Unit), выполняющий операции над числами с “плавающей точкой”.
В новом процессоре 80486 блок декодирования команд и блок вычислений преобразованы в пяти-стадийный конвейер, в котором каждая стадия по мере надобности могла выполняться параллельно с другими, исполняя до 5 команд на разных стадиях выполнения. Конвейерные микропроцессоры выполняют команды подобно сборочной линии: полная обработка каждой инструкции занимает несколько тактов, но, разбивая процесс на несколько этапов, и начиная выполнение следующей команды сразу вслед за тем, как предыдущая команда пройдет первый этап, можно быстро выдать несколько завершенных команд. При этом нельзя не отметить и такие технологические инновации, как 8-килобайтный кэш первого уровня в чипе для обеспечения полноценной загрузки конвейера, интегрированный х87 сопроцессор, а также расширения для поддержки внешнего кэша 2-го уровня и многопроцессорных систем.
Процессор Pentium стал первым процессором, в котором была применена суперскалярная архитектура - два конвейера, называвшиеся U и V, позволяли выполнять 2 инструкции за такт. Количество L1-кэша удвоилось - теперь на команды и данные приходилось по 8 килобайт, причем кэш данных использовал более эффективную схему с обратной записью. Для эффективного предсказания переходов в циклических конструкциях применялась встроенная таблица ветвлений.
В процессорах Pentium MMX была впервые реализована групповая обработка нескольких целочисленных операндов разрядностью 1, 2, 4 или 8 байт с помощью одной команды. Такая обработка обеспечивается введением дополнительного блока MMX (Milti-Media Extension — Мультимедийное Расширение). Название блока отражает его направленность на обработку видео- и аудиоданных, когда одновременное выполнение одной операции над несколькими операндами позволяет существенно повысить скорость обработки изображений и звуковых сигналов.
Последний процессор этого поколения, Pentium MMX, привнес в архитектуру расширенный набор команд, позволявший эффективно оперировать с упакованными целочисленными данными, находящимися в 64-разрядных MMX регистрах.
Начиная с модели Pentium III, в процессоры вводится блок SSE (Streaming SIMD Extension — Потоковое SIMD-расширение) для групповой обработки чисел с “плавающей точкой”.
Процессор Pentium III стали доступны новые 128 разрядные регистры и SIMD операции над упакованными операндами с плавающей запятой с одинарной точностью.
Микропроцессор Merced -- Itanium (ранее известный как P7) станет первым процессором с 64-разрядной архитектурой, разрабатываемой совместно фирмами Intel и Hewlett-Packard. Его выпуск начнется не ранее конца 1998 г.
Микропроцессор i486 содержит на одном кристалле, кроме собственно центрального процессора, также блок обработки данных с плавающей запятой (FPU — Floating Point Unit), устройство управления, диспетчер памяти (MMU — Memory Manager Unit), блок предварительной выборки команд и данных, интерфейс магистрали, кэш-память.
Кэш-память (англ. cache), или сверхоперативная память – очень быстрое ЗУ небольшого объёма, которое используется при обмене данными между микропроцессором и оперативной памятью для компенсации разницы в скорости обработки информации процессором и несколько менее быстродействующей оперативной памятью.
Кэш-памятью управляет специальное устройство – контроллер, который, анализируя выполняемую программу, пытается предвидеть, какие данные и команды вероятнее всего понадобятся в ближайшее время процессору, и подкачивает их в кэш-память.
FPU - это Floating Point Unit, а проще говоря, блок операций с плавающей точкой или математический сопроцессор. Впервые был применён процессоре Intel 80486 (1989 год).
Механизм защиты обеспечивает проверку КАЖДОГО (!) обращения к памяти (естественно, до цикла чтения/записи). Любое нарушение границ и других законов, предписанных IA-32 - генерация исключения. Следует отметить, что все проверки производятся ПАРАЛЛЕЛЬНО с процедурой преобразования адресов, поэтому задержка на проверку отсутствует. Условно УК IA-32 можно разделить на 6 разделов:
Проверка границ
Проверка типов
Проверка уровней привилегий
Ограничения на адресацию
Ограничения на использование инструкций
Ограничения на точки входа в процедуры (?)
содержат 80-разрядные регистры, которые обслуживают блоки FPU и MMX. При работе FPU регистры ST0-ST7 образуют кольцевой стек, в котором хранятся числа с “плавающей точкой”, представленные в формате с расширенной точностью (80 разрядов)
Однокристальный микроконтроллер МК-51
Ответ на схеме (стр 8)
8-разрядный
4 штуки P0, P1, P2, P3
P0, P1, (P2, P3)???
0,5 МГц или 500 кГц
128 бит
два 16-разрядных регистра Т/С 0 и Т/С 1
Таймеры/счетчики (Т/С) предназначены для подсчета внешних событий, для получения программно управляемых временных задержек и выполнения времязадающих функций ОМЭВМ.
Режим 0 - 13 разрядов
Режим 1 – 16 разрядов
Режим 2 - 8 разрядов
Режим 3 - 8 разрядов
Т/С 0 в режиме 3 представляет собой два независимых устройства на основе восьмиразрядных регистров TL0 и ТН0. Устройство на основе регистра TL0 может работать в режиме таймера и в режиме счетчика
высокий или низкий
Прерывание от последовательного порта вызывается установкой флага рерывания приемника RI или флага прерывания передатчика TI в регистре SCON. отличие от всех остальных флагов, RI и TI сбрасываются только программным путем обычно в пределах подпрограммы обработки прерывания, где определяется, какому из флагов RI или TI соответствует прерывание.
По уровню приоритетов
Если одновременно приняты запросы с одинаковым уровнем приоритета, обработка их будет производиться в порядке, задаваемом последовательностью внутреннего опроса флагов прерываний.
TxD, выход последовательного порта, предназначен для вывода последовательных данных из передатчика последовательного порта;
RxD, вход последовательного порта, предназначен для ввода последовательных данных в приемник последовательного порта;
Режим 0 – 8 бит
Режим 1 – 10 бит
Режим 2 – 11 бит
Режим 3 – 11 бит
Режим 0 – f(неBQ)/12
Режим 1 – fov (T/C1)
Режим 2 – f BQ/32 ИЛИ BQ/64
Режим 3 – fov (T/C1)
Регистр управления (SCON) предназначен для приема и хранения кода восьмибитового слова, управляющего последовательным интерфейсом. Все разряды регистра SCON программно доступны по записи ("0" и "I") и чтению.
Разряды SM0, SM1 определяют режим работы ПИП
TI - флаг прерывания передатчика. Устанавливается аппаратно в конце времени выдачи 8-го бита в режиме 0 или в начале стоп-бита в других режимах. Сбрасывается программным обеспечением.
RI - флаг прерывания приемника. Устанавливается аппаратно в конце времени приема 8-го бита в режиме 0 или через половину интервала стоп-бита в режимах 1, 2, 3 при SM2=0. При SM2=1 см. описание для бита SM2.
RB8 - девятый бит принятых данных в режимах 2 и 3. В режиме 1, если SM2=0, RB8 является принятым стоп-битом. В режиме 0 бит RB8 не используется.
ТВ8 - девятый бит передаваемых данных в режимах 2 и 3. Устанавливается и сбрасывается программным обеспечением.
SM2 - разрешение многопроцессорной работы. В режимах 2 и 3 при SM2=1 флаг RI не активизируется, если девятый принятый бит данных равен "0". В режиме 1 при SM2=1 флаг RI не активизируется, если не принят стоп-бит, равный "I". В режиме 0 бит SM2 должен быть установлен в "0".
Переда информации в любом режиме осуществляется после изменения состояния SBUF любой из команд
Режим 0 – (REN=1)&(RI=0)
Режимы 1, 2, 3 – REN=1 и приход старт бита
Режим 0 – SM0=0 SM1=0 – сдвиговый регистр
Режим 1 – SM0=0 SM1=1 – 8 разрядный УАПП
Режим 2 – SM0=1 SM1=0 – 9 разрядный УАПП
Режим 3 – SM0=1 SM1=1 - 9 разрядный УАПП(но работает с другой частотой)
Наверное 2 режим
Наверное передача данных
REN=1 – сигнал разрешения чтения и приход старт бита, равного нулю
PAGE 7